[发明专利]一种基于STT-MRAM的非接触式智能卡SoC

权利要求书

1.一种基于STT-MRAM的非接触式智能卡SoC，包括：桥接的AHB和APB，与所述AHB相连的CPU、存储器和加密协处理器，以及与所述APB相连的数字基带控制器、UART串口和CRG模块；其特征在于，所述存储器为STT-MRAM存储器，且其存储空间被划分为：第一存储区，用于固化启动程序；第二存储区，用于存储COS程序；第三存储区，用于存储程序运行时的临时变量；以及第四存储区，用于存储用户数据；

所述存储器还包括译码保护电路；所述译码保护电路用于在系统启动后阻止对所述第一存储区和所述第二存储区的写操作。

2.如权利要求1所述的基于STT-MRAM的非接触式智能卡SoC，其特征在于，所述存储器还包括COS程序下载电路；所述COS程序下载电路用于接收上位机通过所述UART串口上传的COS程序并存储至所述第二存储区中，以完成COS程序的更新。

3.如权利要求1或2所述的基于STT-MRAM的非接触式智能卡SoC，其特征在于，所述加密协处理器包括对称加密模块和非对称加密模块；所述非对称加密模块用于在认证阶段对通信数据进行非对称加密，所述对称加密模块用于在其他阶段对通信数据进行对称加密。

4.如权利要求1或2所述的基于STT-MRAM的非接触式智能卡SoC，其特征在于，所述CRG模块包括时钟管理电路和全局复位管理电路；所述时钟管理电路用于分别控制各模块的时钟，以使得各模块工作或关断；所述全局复位管理电路用于分别为各模块提供复位信号。

5.如权利要求1或2所述的基于STT-MRAM的非接触式智能卡SoC，其特征在于，系统存在第一工作模式和第二工作模式；在所述第一工作模式下，由所述数字基带控制器执行应用无关的指令，并返回执行结果；在所述第二工作模式下，由所述数字基带控制器将应用相关的指令传递至所述第二存储区以由COS程序执行所述指令，并由所述数字基带控制器返回执行结果；

在所述第一工作模式下，所述数字基带控制器执行应用无关指令的时钟频率为系统时钟的32分频；在所述第二工作模式下，所述COS程序执行应用相关指令的时钟频率为所述系统时钟。

6.如权利要求5所述的基于STT-MRAM的非接触式智能卡SoC，其特征在于，所述CRG模块还包括时钟切换电路，用于在工作模式切换时实现时钟频率的切换，并避免在工作模式切换时时钟出现毛刺。

7.如权利要求6所述的基于STT-MRAM的非接触式智能卡SoC，其特征在于，所述时钟切换电路包括：非门N、第一与门A₁、第二与门A₂、第三与门A₃、第四与门A₄、第一D触发器D₁、第二D触发器D₂、第三D触发器D₃、第四D触发器D₄以及或门O；

所述第一与门A₁的第一输入端用于接收选择信号sel，所述第一与门A₁的第二输入端连接至所述第四D触发器D₄的反相输出端；所述第一D触发器D₁的数据输入端连接至所述第一与门A₁的输出端，所述第一D触发器D₁的时钟输入端用于接收时钟信号clk；所述第三D触发器D₃的数据输入端连接至所述第一D触发器D₁的数据输出端，所述第三D触发器D₃的时钟输入端用于接收所述时钟信号clk；所述第三与门A₃的第一输入端连接至所述第三D触发器D₃的数据输出端，所述第三与门A₃的第二输入端用于接收时钟信号clk；

所述非门N的输入端用于接收所述选择信号sel；所述第二与门A₂的第一输入端连接至所述第三D触发器D₃的反相输出端，所述第二与门A₂的第二输入端连接至所述非门N的输出端；所述第二D触发器D₂的数据输入端连接至所述第二与门A₂的输出端，所述第二D触发器D₂的时钟输入端用于接收时钟信号clk_div；所述第四D触发器D₄的数据输入端连接至所述第二D触发器D₂的数据输出端，所述第四D触发器D₄的时钟输入端用于接收所述时钟信号clk_div；所述第四与门A₄的第一输入端连接至所述第四D触发器D₄的数据输出端，所述第四与门A₄的第二输入端用于接收所述时钟信号clk_div；

所述或门O的第一输入端连接至所述第三与门A₃的输出端，所述或门O的第二输入端连接至所述第四与门A₄的输出端；

其中，所述时钟信号clk为系统时钟，所述时钟信号clk_div为系统时钟的32分频。