[发明专利]一种敏感电路的版图设计方法及版图

说明书

本发明公开了一种敏感电路的版图设计方法及版图，该方法用于清除金属密度不足，包括如下步骤：如果敏感电路的版图的金属密度没有达到要求，则从焊盘上引入一条金属线；在所述敏感电路版图的周边和内部添加若干满足金属密度要求的衬底接触，以提高敏感电路版图金属密度；同时，将所述衬底接触连接到所述金属线上。本发明用于消除金属密度不足，同时保证芯片的性能不受影响。

技术领域

本发明涉及集成电路版图设计领域，特别涉及一种敏感电路的版图设计方法及版图。

背景技术

在芯片设计过程中，存在着金属线分布不均的问题，这些在设计中不构成威胁，但在芯片生产过程中，金属密度不足会导致应力问题，越小尺寸的工艺应力体现的越明显，为了避免应力问题芯片制造厂都会把每层金属的金属密度定义在设计规则中，局部密度和整体密度都有要求，现在绝大多数芯片消除金属密度不足的方法是利用CALIBRE汇编语句实现自动添加金属DUMMY。

众所周知敏感电路是容易因外界干扰而改变性能的电路，敏感电路的周边和内部绝对不能随便添加金属DUMMY，添加的金属DUMMY会增加与周边金属的电容，引入串扰，因此敏感电路不能利用CALIBRE汇编语句实现自动添加金属DUMMY。

现在对于敏感电路金属密度不足的处理方法有两种：

一、通过熟悉电路的工程师手动添加金属线，在添加金属线的时候远离敏感信号和敏感器件，通过加宽、叠层和延长版图中原有的金属线来消除金属密度不足，然而随着工艺尺寸变小，工艺厂对金属密度的局部区域定义越来越小，例如在110nm时只是对整个chip区域和1000X 1000微米的区域有金属密度的要求，到55nm时金属密度的局部区域就变为50X 50微米，通过这种手动添加金属线的方法越来越难消除金属密度不足的问题，即使全部消除也会增加金属线之间的串扰，对芯片性能产生影响。

二、为了保证敏感电路的性能选择忽略金属密度不足的问题，这样虽然不会增加金属信号线间的串扰，但是会增加芯片的应力，随着CMOS器件的不断缩小，应力对器件的影响越来越明显，具体体现为从全芯片来看金属密度过小，则需要刻蚀掉的金属就多，很容易造成刻蚀不净而引起信号线间的短路，从局部来看，在进行平整化工艺的时候，金属密度较低的区域，相比于金属密度较高的区域会形成更薄的表面，容易产生凹陷，这样在进行后续生产的时候，会造成大量的器件工艺波动，严重影响生产良率以及器件性能。

发明内容

随着工艺尺寸的不断缩小，金属密度带来的应力问题将越来越明显，忽略金属密度不足变得越来越不可取，但针对敏感电路采用现有的方法手动添加金属线难免会引入金属线间的串扰，从而影响敏感电路的性能。

为了解决上述问题，本发明公开了一种敏感电路的版图设计方法及版图，所述敏感电路的版图设计方法用于消除敏感电路版图金属密度不足，包括如下步骤：

S1：判断敏感电路的版图的金属密度是否达到要求；

S2：如果敏感电路的版图的金属密度没有达到要求，则从焊盘上引入一条金属线；

S3：在所述敏感电路版图的周边和内部添加若干满足金属密度要求的衬底接触，以提高敏感电路版图金属密度；

S4：将所述衬底接触连接到所述金属线上。

优选地，如果添加衬底接触后敏感电路版图金属密度仍没有达到要求，则在所述步骤S4后还包括如下步骤：

S5：再次判断敏感电路的版图的金属密度是否达到要求；

S6：如果敏感电路的版图的金属密度仍没有达到要求，则在各金属密度不足的区域添加相应的金属层连接至所述金属线上，直至敏感电路的版图的金属密度达到要求。

优选地，对于N阱CMOS工艺，所述金属线从接地焊盘引入；对于P阱CMOS工艺，所述金属线从电源焊盘引入。