[发明专利]一种内建SBD保护结构的SiC-TMOS器件及其制作方法

说明书

一种内建SBD保护结构的SiC‑TMOS器件及其制作方法，该SiC‑TMOS器件包括自下而上设置的N+基底、N‑漂移层，还包括AOD层和第一金属层，AOD层设于N‑漂移层的上表面并与第一金属层接触形成SBD，在AOD层的侧面设有对称分布的保护结构以对SBD进行耐压保护。第一方面，在AOD层的侧面设置对称分布的保护结构，使得本申请的SiC‑TMOS器件具有双沟道的导通效果，可有效降低导通电阻并增强导通的稳定性；第二方面，由于保护结构中设有P型区域、沟槽栅极区域和P+屏蔽层，使得其具备了三层的耐压保护特性，每个保护层都可形成电荷耦合并在耗尽时减少漏电，提升器件的阻断电压能力也减小了SiC‑TMOS器件在内置SBD时的基础性能所受的影响，具有较好的应用前景。

技术领域

本发明涉及半导体制造领域，具体涉及一种内建SBD保护结构的SiC-TMOS器件及其制作方法。

背景技术

在电力电子行业的发展过程中，半导体技术起到了决定性作用，其中功率半导体器件一直被认为是电力电子设备的关键组成部分。随着电力电子技术在工业、医疗、交通、消费等行业的广泛应用，功率半导体器件直接影响着这些电力电子设备的成本和效率。

传统的功率半导体器件由硅基功率器件主导，主要是以晶闸管、功率PIN器件、功率双极结型器件、肖特基势垒二极管、功率MOSFET以及绝缘栅场效应晶体管为主，在全功率范围内均得到了广泛的应用。然而，这类器件的性能均已接近硅材料的理论极限，已经很难通过对硅基功率器件的设计和优化达到性能上的大幅度提升。

以碳化硅(SiC)和氮化镓(GaN)等为代表的宽禁带半导体材料具备优异的材料特性，被视为下一代半导体材料。宽紧带半导体材料其相比于硅材料具有较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度，以及十倍于硅材料的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料，可显著降低电子设备的能耗。

当前，宽禁带半导体器件因其相对于硅基功率器件具有更加优越的性能，已在多个领域得到应用。在高电压和大功率应用方面，基于SiC的器件备受瞩目，SiC-MOSFET器件不但具有单极化的工作机制，还具有设计和制造工艺的便宜性质，因此该类器件已被接受和应用。虽然，SiC材料具有较高的阻挡电压和导通电阻，但较大的禁带宽度会导致SiC-MOSFET器件有较大的开启电压，对自身的体二极管的操作时可能引起双极退化的问题。因此，在多数电力电子系统设计中，会采取与SiC-MOSFET器件反向并行的SiC-SBD的外接方法来解决问题，由于高功率密度的应用要求，往往采用外接SiC-SBD与SiC-MOSFET器件相结合的方法来提高器件的反向导电性能，然而，如何将SiC-SBD与SiC-MOSFET器件相结合而不影响MOSFET器件的性能仍是领域内的技术挑战。

发明内容

本发明主要解决的技术问题是如何减小内建SBD时对SiC-TMOS器件的性能影响。为解决上述技术问题，本申请提供一种内建SBD保护结构的SiC-TMOS器件及其制作方法。

根据第一方面，一种实施例中提供一种内建SBD保护结构的SiC-TMOS器件，其包括自下而上设置的N+基底、N-漂移层，还包括AOD层和第一金属层；所述AOD层设于所述N-漂移层的上表面，与所述第一金属层接触形成SBD，所述AOD层的侧面设有对称分布的保护结构，所述保护结构用于对所述SBD进行耐压保护。

所述保护结构包括顺序设置的第一保护层、第二保护层和第三保护层；

所述第一保护层包括P型区域，用于形成电荷耦合并在耗尽时减少漏电，为所述SBD提供第一层的耐压保护；

所述第二保护层包括沟槽栅极区域，用于形成电荷耦合并在在耗尽时减少漏电，为所述SBD提供第二层的耐压保护；

所述第三保护层包括P+屏蔽层，用于形成电荷耦合并在耗尽时减少漏电，为所述SBD提供第三层的耐压保护。