[发明专利]执行擦除操作的设备及方法

说明书

本申请案涉及用于执行擦除操作的设备及方法。一种实例性方法包含：对存储器单元阵列的一部分的存储器单元的第一组执行第一擦除验证；对所述阵列的所述部分的存储器单元的第二组执行第二擦除验证；如果所述第一组未通过所述第一擦除验证且如果所述第二组未通过所述第二擦除验证，那么将第一擦除电压脉冲同时施加到所述阵列的所述部分中的每一存储器单元；及如果所述第一组通过所述第一擦除验证且如果所述第二组未通过所述第二擦除验证，那么将第二擦除电压脉冲同时施加到所述阵列的所述部分中的每一存储器单元。所述第二擦除电压脉冲不同于所述第一擦除电压脉冲。

技术领域

本发明大体来说涉及例如电子存储系统等设备及方法，且更特定来说涉及例如电子存储系统中的擦除操作。

背景技术

电子存储系统可实施在电子系统中，例如计算机、手机、手持式电子装置等。例如固态驱动器(SSD)等一些存储系统可包含非易失性存储器装置。非易失性存储器装置通过在不被供电时仍存留所存储数据来提供永久数据，且可包含NAND快闪存储器以及其它类型的非易失性存储器。

在一些实例中，NAND快闪存储器可包含串联耦合(例如，单晶体管)非易失性存储器单元的群组(例如，串)。举例来说，一串中的串联耦合存储器单元可位于数据线(例如，位线)与电源之间。举例来说，一串中的存储器单元可从源极到漏极串联耦合。举例来说，所述串中的相应位置处的存储器单元可共同耦合到相应存取线，例如字线。

若干个串可被分组在一起以形成存储器单元块。一块可包含若干物理页。举例来说，一物理页可包含若干个存储器单元，所述若干个存储器单元的控制栅极共同耦合到存取线。NAND存储器中的读取或写入操作可在页级下执行，但擦除操作在块级执行。通常可使用编程/擦除循环来将非易失性存储器单元编程。此循环可涉及首先以块为单位擦除存储器单元且接着将存储器单元编程(例如，以页为单位)。

典型的擦除操作可涉及将若干个擦除电压脉冲同时施加到(例如，跨越)块中的每一串中的每一存储器单元，例如将擦除电压脉冲施加到存储器单元的通道(例如，上面形成有块的半导体)，同时将共同低电压(例如，接地电压)施加到所有存取线。在每次施加擦除电压之后，可执行擦除验证来确定块是否被擦除，举例来说，通过确定存储器单元的阈值电压(Vt)是否已达到擦除Vt电平。如果块被擦除，那么擦除操作完成。否则，随后可增大擦除脉冲的电压及/或持续时间的量值，且可在每一擦除脉冲之后执行后续擦除验证直到块经验证为被擦除为止。

发明内容

附图说明

图1是根据本发明的若干个实施例的呈计算系统形式的设备的框图。

图2A是根据本发明的若干个实施例的可本文中所揭示的擦除操作擦除的存储器单元的三维(3D)存储器阵列的一部分的示意图。

图2B图解说明根据本发明的若干个实施例的邻近柱的存储器单元群组。

图3图解说明根据本发明的若干个实施例的阈值电压分布(包含由本文中所揭示的擦除操作所形成的擦除分布)。

图4A图解说明根据本发明的若干个实施例与通过不同擦除验证的存储器单元对应的擦除分布的位置。

图4B图解说明根据本发明的若干个实施例与未通过不同擦除验证的存储器单元对应的擦除分布的位置。

图4C图解说明根据本发明的若干个实施例与通过擦除验证且未通过另一擦除验证的存储器单元对应的擦除分布的位置。

图4D图解说明根据本发明的若干个实施例响应于图4C中的擦除分布的位置而设置擦除验证电压及擦除分布。

图5图解说明根据本发明的若干个实施例的擦除电压脉冲及擦除验证电压。

图6是根据本发明的若干个实施例的方法的流程图。

具体实施方式