[发明专利]一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法

说明书

本发明涉及一种偏心式真空辅助旋涂垂直深孔内壁绝缘层的制作方法，属于半导体及微电子集成技术领域。所述制作方法包括：将制作好的超高深宽比(20:1)及超小直径(2μm)垂直深孔进行高分子聚合物的无缝填充，硅圆片衬底与匀胶台偏心放置；利用真空辅助偏心式旋涂技术在深孔内壁形成一层均匀的高分子聚合物层，作为垂直互连结构的绝缘材料。本发明的制作方法，首先保证了室温环境(25℃)下，超小直径及超高深宽比深孔内，侧壁及底部绝缘层的圆片级均匀性；其次改善了三维垂直互连的界面开裂、芯片破碎等可靠性问题；最后，与常规的CMOS集成电路制造方法兼容，并且成本低，可以广泛地应用在常规CMOS集成电路的三维集成技术中，具有通用性。

技术领域

本发明涉及一种偏心式真空辅助旋涂垂直深孔内壁绝缘层的制作方法，属于半导体及微电子集成技术领域。

背景技术

三维集成(3D Integration)技术充分利用第三维度，大幅度降低全局互连长度，从而减小延时，降低芯片功耗，减小芯片面积，提高数据传输带宽，并为实现不同硅衬底材料或不同制备工艺芯片的异质集成集成提供可能。近年来被认为是超越摩尔定律(Morethan Moore)，持续实现器件小型化、高密度、多功能化的首选解决方案。三维集成技术不但使微电子技术在当今CMOS的体系下，能够不依赖特征尺寸的不断缩小而仍旧保持摩尔定律向前发展，而且极有可能支持未来的非CMOS技术。

实现三维集成的关键制造技术包括三维垂直互连硅通孔(TSV)制造、晶圆减薄、微凸点制作、以及多芯片/圆片间的键合等。在上述过程中，TSV是实现各层芯片电学导通的途径，是三维集成中的关键技术之一。TSV的实现通常依赖于硅衬底的深孔刻蚀、深孔内壁沉积绝缘层、内壁依次沉积扩散阻挡层/粘附层和种子层、深孔内部导电材料的填充、表面化学机械抛光等工艺步骤。其中，内壁绝缘层主要是用于导电体与硅衬底之间的绝缘，通常为二氧化硅。绝缘层的制造方法一般需要采用化学气相沉积(Chemical Vapor Deposition,CVD)，其包括次常压化学气相沉积(SACVD)，等离子体增强化学气相沉积(PECVD)等。CVD方法的共形能力较差，不易实现较高的台阶覆盖率。而不均匀的绝缘层可能会进一步导致扩散阻挡层和种子层的不连续，从而引起中心导电材料向四周硅衬底扩散，导致硅衬底与导电材料之间漏电流的增加等可靠性问题，最终造成整个三维集成系统的失效。因此，基于真空辅助旋涂技术，选用高分子聚合物作为绝缘层材料，沉积在垂直互连内壁，作为一种替代的制作方法被提出。但此方法由于硅衬底与匀胶台同心放置，使得在旋涂过程中，硅衬底中心位置因旋转半径为零造成切向线速度为零，对于超高深宽比(20:1)及超小直径(2μm)的深孔，导致旋转中心位置附近的深孔底部残存气泡、底部高分子聚合物的堆积以及硅衬底不同位置的深孔内壁绝缘层的厚度存在差异，从而影响TSV在深孔内壁绝缘层制造环节的厚度一致性、成品率以及三维集成的后续工序。可见，均匀的超高深宽比、超小直径垂直深孔内壁绝缘层的制作方法，是实现高性能高密度三维集成系统的重要挑战。

本发明设计了一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法。采用真空辅助偏心式旋涂技术，进一步提高垂直互连的可靠性，降低成本。与一般的真空辅助旋涂方法不同，此方法利用硅衬底与匀胶台偏心放置，旋转半径不同，线速度不同的特点，采用真空辅助旋涂技术，保证了超高深宽比、超小直径深孔内壁绝缘层圆片级均匀性和单孔内壁均匀性，对实现高性能的三维集成系统具有重要意义。

发明内容

本发明为解决超高深宽比及超小直径垂直深孔内壁均匀绝缘层的制作问题，进一步提高垂直互连的可靠性，降低成本，提供一种偏心式真空辅助旋涂内壁绝缘层的制作方法。该制作方法首先利用真空环境产生压力差，实现硅衬底垂直深孔内高分子聚合物的无缝填充，随后将其偏心放置于匀胶台上，通过旋涂技术的离心作用力，去除深孔内大部分高分子聚合物，利用高分子聚合物与深孔内壁的粘附力，在超高深宽比、超小直径深孔内壁沉积均匀的高分子聚合物层，作为绝缘材料。

本发明的深孔内壁绝缘层的制作方法，在室温环境(25℃)下进行，主要包括如下步骤：