[发明专利]一种低延时分辨率自适应视频光纤传输编解码装置

权利要求书

1.一种低延时分辨率自适应视频光纤传输编解码装置，其特征是：包括视频输入端、视频输出端；

其中视频输入端包括DVI视频源、USB设备A、FPGA A、接口模块A、USB接口芯片A、光电模块A；所述FPGA A为可编程逻辑器件，通过编程方式在FPGA A内生成视频处理模块、数据封帧模块A、数据解帧模块A、EDID处理模块A；所述FPGA A内部还集成有GTX收发模块A；所述视频处理模块与数据封帧模块A通过单向传输总线A1连接，数据封帧模块A与GTX收发模块A通过单向传输总线A2连接，GTX收发模块A与数据解帧模块A通过单向传输总线A3连接，数据解帧模块A与EDID处理模块A通过单向传输总线A4连接；所述接口模块A包括DVI解码芯片、中继器芯片A、EEPROM芯片；中继器芯片A与EEPROM芯片通过I2C总线连接；DVI视频源通过DVI视频数据线A与接口模块A的DVI解码芯片连接；DVI解码芯片与视频处理模块之间通过像素时钟、Vs信号、Hs信号、DE信号、RGB888单向传输线连接；接口模块A的EEPROM芯片通过单向传输EDID数据线A与DVI视频源连接；接口模块A的中继器芯片A与EDID处理模块A之间通过I2C总线连接；USB设备A与USB接口芯片A之间通过双向键鼠信号线A连接；USB接口芯片A与FPGA A内的数据封帧模块A之间通过单向传输USB IN-A连接；FPGA A内的数据解帧模块A与USB接口芯片A之间通过单向传输USB OUT-A连接；FPGA A内的GTX收发模块A与光电模块A之间通过双向传输的串行信号线A连接；FPGA A内的EDID处理模块A与DVI视频源之间还有单向传输的HPD detect-A线连接；

其中视频输出端包括光电模块B、FPGA B、接口模块B、USB接口芯片B、显示设备、USB设备B；所述光电模块B与光电模块A之间通过双向传输光纤连接；所述FPGA B为可编程逻辑器件，通过编程方式在FPGA B内生成数据解帧模块B、数据封帧模块B、时钟模块B、视频还原模块、EDID处理模块B；所述FPGA B内部还集成有GTX收发模块B；GTX收发模块B与数据解帧模块B之间通过单向传输总线B2连接；数据解帧模块B与视频还原模块之间通过单向传输总线B1连接；数据解帧模块B与时钟模块B通过单向传输时钟数据线连接；时钟模块B与视频还原模块之间通过单向传输时钟信号线连接；EDID处理模块B与数据封帧模块B之间通过单向传输总线B4连接；数据封帧模块B与GTX收发模块B之间通过单向传输总线B3连接；所述光电模块B与FPGA B之间通过双向传输的串行信号线B连接；所述接口模块B包括DVI编码芯片、中继芯片B；FPGA B内的视频还原模块与接口模块B的DVI编码芯片之间通过Vs信号、Hs信号、DE信号、RGB888、像素时钟单向传输线连接；FPGA B内的EDID处理模块B与接口模块B的中继器芯片B之间通过I2C总线连接；显示设备与接口模块B的中继器芯片B之间通过单向传输EDID数据线B连接；FPGA B内的数据解帧模块B与USB接口芯片B之间通过单向传输USB OUT-B线连接；USB接口芯片与FPGA B内数据封帧模块B之间通过单向传输USB IN-B线连接；USB设备B与USB接口芯片B之间通过双向传输键鼠信号线B连接；显示设备与FPGAB内的EDID处理模块B之间通过单向传输HPD detect-B连接。

2.根据权利要求1所述的低延时分辨率自适应视频光纤传输编解码装置，其特征是：所述FPGA A内的视频处理模块包括视频检测、极性转换、色彩转换、视频编码四个模块，这四个模块之间依次通过单向传输总线A11、总线A12、总线A13连接；所述FPGA B内的视频还原模块包括视频解码、视频恢复、色彩转换三个模块，这三个模块之间依次通过单向传输总线B11、B12连接。

3.根据权利要求1所述的低延时分辨率自适应视频光纤传输编解码装置，其特征是：所述HPD detect-A线通过接口模块A，HPD detect-A、EDID数据线A、DVI视频数据线A合并构成标准DVI接口；所述HPD detect-B线通过接口模块B，HPD detect-B、EDID数据线B、DVI视频数据线B合并构成标准DVI接口。