[发明专利]3D存储器件及其制造方法

说明书

公开了一种3D存储器件，包括：衬底；位于所述衬底上的叠层结构，所述叠层结构包括交替堆叠的多个导体层和多个绝缘层；多个存储串，贯穿所述叠层结构；多个导电通道，贯穿所述叠层结构；其中，所述多个存储串呈蜂窝结构，每个所述导电通道位于所述蜂窝结构的中心并且用于通过所述衬底向其周围的所述多个存储串供电。本发明还提供一种本发明提供的3D存储器件的制造方法，利用共源极孔作为沉积通道以将叠层结构中的牺牲层替换成导体层，以及利用共源极孔形成共源极导电通道，避免栅叠层结构中的导体层与共源极导电通道之间形成空隙。

技术领域

本发明涉及存储器技术领域，特别涉及3D存储器件及其制造方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。

在NAND结构的3D存储器件中，采用叠层结构提供选择晶体管和存储单元的导体层，采用贯穿叠层结构的导电通道实现存储单元串的互连。叠层结构中的导体层形成的具体步骤为：在3D存储器件的衬底上交替堆叠绝缘层和牺牲层，其中牺牲层将被替换成导体层，绝缘层例如由氧化硅组成，牺牲层例如由氮化硅组成；在叠层结构中形成栅线缝隙，并对牺牲层进行选择性的刻蚀；在栅线缝隙中填充金属层(金属层例如由钨W组成)以形成导体层。重新刻蚀形成栅线缝隙，并在栅线缝隙内填充绝缘层和金属层以形成导电通道。

叠层结构中的栅极导体与导电通道彼此距离接近，二者之间由绝缘层隔开。然而，在栅极导体中由于沟道孔间不完全填充导致栅极导体反应气体残留(例如氟)攻击绝缘层，导致栅极导体与导电通道之间的短接，从而使得3D存储器件失效。

发明内容

鉴于上述问题，本发明的目的在于提供一种3D存储器件的制造方法，可以解决电流泄漏等问题。

根据本发明的一方面，提供一种3D存储器件，包括：

衬底；

位于所述衬底上的叠层结构，所述叠层结构包括交替堆叠的多个导体层和多个绝缘层；

多个存储串，贯穿所述叠层结构；

多个导电通道，贯穿所述叠层结构；

其中，所述多个存储串呈蜂窝结构，每个所述导电通道位于所述蜂窝结构的中心并且用于通过所述衬底向其周围的所述多个存储串供电。

优选地，所述多个存储串以及所述多个导电通道沿垂直于所述多个存储串的第一方向和垂直于所述多个存储串的第二方向排列成阵列，所述第一方向和所述第二方向形成有夹角。

优选地，所述第一方向和所述第二方向形成的夹角为60°或120°。

优选地，所述多个导电通道电性连接一个或多个所述存储串，形成共源极导电通道。

优选地，所述多个存储串与所述多个导体层中的第一导体层形成多个存储单元，与所述多个导体层中的第二导体层和第三导体层分别形成第一选择晶体管和第二选择晶体管。

优选地，所述蜂窝结构为六边形。

根据本发明的另一方面，提供一种3D存储器件的制造方法，包括：