[发明专利]3D存储器件及其制造方法有效
申请号: | 201811482789.3 | 申请日: | 2018-12-05 |
公开(公告)号: | CN109712983B | 公开(公告)日: | 2021-02-12 |
发明(设计)人: | 刘藩东;华文宇 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/11524 | 分类号: | H01L27/11524;H01L27/11551;H01L27/1157;H01L27/11578 |
代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 蔡纯;岳丹丹 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 器件 及其 制造 方法 | ||
1.一种3D存储器件的制造方法,包括:
提供半导体结构,所述半导体结构包括衬底和第一叠层结构,所述第一叠层结构包括交替堆叠的绝缘层和牺牲层;
刻蚀所述半导体结构形成贯穿所述第一叠层结构的多个沟道孔和共源极孔;
在所述半导体结构上形成封闭层以封闭所述沟道孔和所述共源极孔,其中,所述封闭层位于所述第一叠层结构上以及所述沟道孔和所述共源极孔的侧壁上;
在所述封闭层上覆盖硬掩膜层;
刻蚀所述硬掩膜层和位于所述共源极孔的封闭层以暴露出所述共源极孔;
利用多个所述共源极孔将所述第一叠层结构中的牺牲层替换成导体层,从而形成第二叠层结构;
去除位于所述沟道孔的封闭层以暴露出所述沟道孔;
利用多个所述沟道孔形成多个存储串;
在多个所述共源极孔内形成多个导电通道;
其中,所述多个存储串为蜂窝结构,每个所述导电通道位于所述蜂窝结构的中心并且用于通过所述衬底向其周围的所述多个存储串供电。
2.根据权利要求1所述的制造方法,其中,利用所述多个沟道孔形成多个存储串包括:
在所述沟道孔依次形成阻挡绝缘层、电荷俘获层、隧穿绝缘层、沟道层以及介电质层。
3.根据权利要求1所述的制造方法,其中,利用所述共源极孔将所述第一叠层结构中的牺牲层替换成导体层,从而形成所述第二叠层结构包括:
采用共源极孔作为蚀刻剂通道,去除所述第一叠层结构中的多个牺牲层,以形成与所述共源极孔连通的空腔;
采用共源极孔作为沉积物通道,在所述共源极孔和所述空腔中填充金属层;以及
对所述金属层进行蚀刻,重新形成共源极孔,从而将所述金属层分割成不同层面的多个栅极导体。
4.根据权利要求3所述的制造方法,其中,在所述共源极孔内形成导电通道包括:
在所述共源极孔的侧壁上形成第一绝缘层;以及
在所述共源极孔中填充金属层以形成所述导电通道。
5.根据权利要求1所述的制造方法,其中,所述蜂窝结构为六边形。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811482789.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:快闪存储器及其形成方法
- 下一篇:NOR FLASH器件结构及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的