[发明专利]占空比偏差补偿电路、方法及芯片

说明书

本公开涉及占空比偏差补偿电路、方法及芯片。占空比偏差补偿电路设置于芯片中，所述电路包括：偏差方向和偏差值检测电路，配置为检测所述芯片的待输出信号的占空比的偏差方向和偏差值；偏差补偿电路，配置为根据所述的偏差方向和偏差值对输入所述占空比偏差补偿电路的所述待输出信号进行偏差补偿，输出偏差补偿后的信号。能够对芯片的待输出信号的占空比偏差进行补偿，纠正占空比偏差，有效避免级联芯片中占空比偏差的累积，保证了系统的可靠性。

技术领域

本公开涉及电子电路领域，尤其涉及占空比偏差补偿电路、方法及芯片。

背景技术

由于每颗芯片延迟会有所差异，造成信号经由芯片处理后，信号的上升沿延时和下降沿延时会有所偏差，导致信号的占空比变化。

当某些应用场景需要处理大量数据时，往往就会采用多芯片级联的方式来处理数据。芯片级联方式一般是主控芯片需要对多条链路同时进行控制，而每条链路上同时又由多个高性能计算芯片串联而成。在高性能计算芯片互联连接的时候，上述占空比变化会随着数据的传递导致误差积累越来越大。如此下去，后面的级联芯片的占空比可能会越来越低，高电平越来越少，从而通信速率降低，甚至最后出现高电平消失，整个系统完全失效的情况。

发明内容

有鉴于此，本公开提出了占空比偏差补偿电路、占空比偏差补偿方法及含有占空比偏差补偿电路的芯片，以解决占空比偏差问题。

一方面，提出了一种占空比偏差补偿电路，所述电路设置于芯片中，所述电路包括：

偏差方向和偏差值检测电路，配置为检测所述芯片的待输出信号的占空比的偏差方向和偏差值；

偏差补偿电路，配置为根据所述的偏差方向和偏差值对输入所述占空比偏差补偿电路的所述待输出信号进行偏差补偿，输出偏差补偿后的信号。

在一种可能的实现方式中，所述偏差补偿电路包括多条补偿路径，每条补偿路径对应不同的偏差值和/或偏差方向。

在一种可能的实现方式中，每条补偿路径包括延时器、缓冲器和反相器中的一个或多个。

在一种可能的实现方式中，所述偏差补偿电路包括第一多路选择器，所述第一多路选择器配置为根据所检测到的偏差方向和偏差值，选择所述多条补偿路径中的补偿路径，

被选中的补偿路径对输入所述偏差补偿电路的待输出信号进行偏差补偿，输出偏差补偿后的信号。

在一种可能的实现方式中，所述偏差补偿电路还包括第二多路选择器和第三多路选择器；

所述第二多路选择器的输入端接收所述待输出信号，输出端连接所述第一多路选择器的输入端，所述第二多路选择器配置为根据第一选择信号选择第一路径和第二路径中的一个路径传输所述待输出信号，所述第一路径将所述待输出信号输出至所述第二多路选择器的输出端，所述第二路径将所述待输出信号反相后输出至所述第二多路选择器的输出端；

所述第三多路选择器的输入端连接所述第一多路选择器的输出端，所述第三多路选择器配置为根据第二选择信号选择第三路径和第四路径中的一个路径传输所述第一多路选择器的输出信号，所述第三路径将所述输出信号输出至所述第三多路选择器的输出端，所述第四路径将所述输出信号反相后输出至所述第三多路选择器的输出端。

在一种可能的实现方式中，偏差方向和偏差值检测电路，包括：

电平长度测量电路，配置为测量原始信号在周期中的第一高电平长度和第一低电平长度，以及待输出信号在所述周期中的第二高电平长度，所述原始信号为输入至所述占空比偏差补偿电路所在的芯片的信号；

计算电路，配置为根据所述第一高电平长度、所述第一低电平长度和所述第二高电平长度，得到所述偏差方向和所述偏差值。

在一种可能的实现方式中，所述计算电路进一步配置为：