[发明专利]晶体管电性测试结构及测试方法

说明书

本发明公开了一种晶体管电性测试结构，利用该结构对晶体管进行测试，以获取其电性性能参数，所述的测试结构为多个晶体管组成的阵列结构，包含n*m个晶体管。晶体管全部以并联形式连接，位于阵列中外围位置的晶体管还可选择地设为冗余晶体管。本发明还公开所述的晶体管电性测试结构的测试方法，对并联的栅极、源极、漏极进行标准的电性测试，通过相对较大的测试电流来提高测试精度。将大电流测试下得到的参数值对晶体管数量来做平均值，得到单只晶体管的电性参数，同时将位于阵列边缘的外围晶体管做为冗余管不计入测试数据，可以降低测试误差。

技术领域

本发明涉及半导体器件制造及测试领域，特别是指一种晶体管电性测试结构，本发明还涉及所述电性测试结构的测试方法。

背景技术

随着半导体工艺的发展，晶体管(MOS)器件尺寸越来越小，其饱和电流(idsat)也越来越小，机台的测试精度与机台量测电流的大小有关，量测电流小，测试精度变小，测试因素对晶体管的影响因素也越来越大。

如图1所示，是现有的单个晶体管电性测试器件的版图示意图。图中包含一个MOS管的基本结构，包含栅极、源极及漏极。常规的晶体管测试结构随着晶体管尺寸的减小，已不能精确真实的反映晶体管的电性性能，其测试结果在同一片晶圆内的不同位置，结果差异较大，其均一性的差异不能确定是晶体管的真实差异，还是外界测试造成的差异。数据的不精确性会在实际器件调节中会造成一些困扰，导致器件速度不能达预期，影响器件性能表现。标准偏差的是实际工艺造成还是测试因素引起，不能确定。

现有Idsat测试条件如下：Id@Vg＝vd＝Vdd，Vb＝Vs＝0；从测试条件可知Idsat的即测试Id端的电流，测试精度与机台的电流测试精度密切相关。现有WAT机台电流的测试精度如下公式所示：

测试精度＝±(a％测量值+b％当前测量范围)；

a＝0.12；b＝0.1+0.0005×Vo；

Vo为输出电压。

根据公式可得,不同的量测电流对应的量测精度如表1和附图2所示：

表1 WAT机台量测电流与量测精度