[发明专利]薄膜晶体管结构及其制作方法、显示装置

说明书

本申请涉及一种薄膜晶体管结构及其制作方法、显示装置，该薄膜晶体管结构的制作方法包括：提供一基板，并在基板上形成栅极；在基板上形成覆盖栅极的栅极绝缘层；在栅极绝缘层上依次沉积有源层、掺杂层，并进行光刻处理；在掺杂层上沉积第二金属层，并进行光刻、湿法刻蚀处理得到第一凹槽，第二金属层被第一凹槽间隔成源极、漏极；对有源层、掺杂层进行干法刻蚀处理，得到与第一凹槽对应的第二凹槽，第一凹槽与第二凹槽形成沟道区；将沟道区置于预设的气体氛围中进行加热处理；其中，将所述沟道区置于氮气的气氛中加热第一预设时间，在氮气和氨气的混合气氛中加热第二预设时间，在氨气的气氛中加热第三预设时间。本申请可减小TFT的阈值电压偏移。

技术领域

本申请涉及显示技术领域，特别是涉及一种薄膜晶体管结构及其制作方法、显示装置。

背景技术

GOA(Gate Driven on Array，阵列基板上栅驱动集成)技术，能实现显示面板的逐行扫描驱动功能，利用GOA技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。

相比集成电路驱动，采用GOA驱动技术存在一定的品质和可靠性风险，主要是由于用于控制逐行扫描开关的开关元件，例如TFT(Thin Film Transistor，薄膜晶体管)中掺氢非晶硅半导体偏移特性所引起的阈值电压偏移。如何减小TFT器件中的阈值电压偏移，进而提高显示器的显示效果是本领域技术人员亟待解决的问题。

发明内容

基于此，有必要针对如何减小TFT器件中的阈值电压偏移的问题，提供一种薄膜晶体管结构及其制作方法、显示装置。

一种薄膜晶体管结构的制作方法，包括：

提供一基板，并在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极；

在所述基板上沉积栅极绝缘层，所述栅极绝缘层覆盖所述栅极；

在所述栅极绝缘层上依次沉积有源层、掺杂层；

对所述有源层、掺杂层进行光刻处理；

在所述掺杂层上沉积第二金属层，对所述第二金属层进行光刻、湿法刻蚀处理，得到一位于所述第二金属层中部、并贯穿所述第二金属层的第一凹槽，所述第二金属层被所述第一凹槽间隔成源极、漏极；

以所述源极、漏极为刻蚀阻挡层，对所述有源层、掺杂层进行干法刻蚀处理，得到与所述第一凹槽对应的第二凹槽，所述第二凹槽贯穿所述掺杂层、并部分贯穿至所述有源层，所述第一凹槽与所述第二凹槽形成沟道区；

将所述沟道区置于预设的气体氛围中进行加热处理；其中，先对所述沟道区加热第一预设时间，然后置于氮气的气氛中加热第二预设时间，最后置于氨气的气氛中加热第三预设时间；或

先对所述沟道区加热第四预设时间，最后置于氨气的气氛中加热第五预设时间。

在其中一个实施例中，沉积所述掺杂层时，采用增加沉积气体总体积的方式进行沉积，其中，总体积的基准范围为41200sccm-43200sccm；当总体积增加100％时，沉积气体中PH₃和SiH₄的气体流量比为1.8-4.5；当总体积增加150％时，沉积气体中PH₃和SiH₄的气体流量比为2-6。

在其中一个实施例中，所述第一预设时间为0s-50s，所述第二预设时间为0s-20s，所述第三预设时间为0s-20s，所述第四预设时间为0s-50s，所述第五预设时间为0s-20s。

在其中一个实施例中，所述沉积栅极绝缘层分为第一速率沉积、第二速率沉积和第三速率沉积；其中，所述第一速率、第二速率及第三速率的数值依次递减。