[发明专利]半导体结构的制备方法

说明书

本发明提供了一种半导体结构的制备方法，包括：提供一半导体衬底；利用ISSG工艺并采用变化压力的方式，在所述半导体衬底上形成一层氧化层。通过ISSG工艺中变化压力的方法来控制晶圆薄膜的高温生长过程，使晶圆薄膜内温度更加均匀，减少热负荷，进而改善晶圆经过ISSG高温形变引发后续光刻套刻精度变差的问题，高效且节约成本。

技术领域

本发明涉及半导体集成电路制造技术领域，特别涉及一种半导体结构的制备方法。

背景技术

现场水汽生成(In-Situ steam Generation,ISSG)是一种高温工艺，目前主要用于超薄氧化薄膜生长、浅沟槽隔离边缘圆角化，以及氮氧薄膜的制备。ISSG工艺通常操作温度在1000℃以上，而硅晶体在710℃左右半熔点以上便会产生塑性变形。在高温热处理或升温、降温过程中，热应力或其他机械应力均会造成硅晶体形变弯曲。其中，由热应力导致制备半导体结构出现的形变弯曲对后续工艺中的光刻套刻精度会产生极其不利的影响。

ISSG工艺过程是一种在低压高温环境下，以氢气与氧气为原料的氧化层生长过程，并且ISSG工艺能够有效地改善氧化层薄膜致密性。但在其快速升温和加热的过程中，造成晶圆在热应力影响下发生永久形变。由于ISSG生长过程中气流进出，压力分布等因素，导致晶圆生长的薄膜厚度分布呈现“M”型，如图1所示(其中横坐标是在晶圆的一条直径上选取的49个点从左向右依次编号)，并导致后续工艺中的光刻套刻精度(Overlay)变差。

然而，光刻要求晶圆表面上存在的图案与掩膜版上的图形准确对准，任何套准误差都会影响硅片表面上不同图案间总的布局宽容度，大的套准误差会减小集成电路密度，即限制了器件的特征尺寸，从而降低IC性能。另外，随着半导体器件几何尺寸的减少，光刻套刻精度测试要求会比90/65nm更为严苛。因此，这一问题亟待解决。

发明内容

本发明的目的在于提供一种半导体结构的制备方法，以解决由于ISSG工艺中高温条件产生的热应力影响晶圆薄膜的厚度，从而导致晶圆光刻套刻精度变差的问题。

为解决上述技术问题，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法包括：

提供一半导体衬底；

利用ISSG工艺并采用变化压力的方式，在所述半导体衬底上形成一层氧化层。

可选的，在所述半导体结构的制备方法中，所述ISSG工艺分为多个时间段，在不同时间段内分别采用不同的压力。

可选的，在所述半导体结构的制备方法中，所述半导体衬底包括边缘区与和位于所述边缘区内的中心区，在所述ISSG工艺中所述边缘区与所述中心区压力分布不同。

可选的，在所述半导体结构的制备方法中，在所述ISSG工艺中，所述边缘区压力较所述中心区压力小。

可选的，在所述半导体结构的制备方法中，所述压力的变化范围为5.5torr～8torr。

可选的，在所述半导体结构的制备方法中，所述ISSG工艺分为五个时间段，在所述边缘区中，第一时间段内施加压力为6.40torr-6.60torr；第二时间段内施加压力在5.40torr-5.60torr；第三段时间内施加压力为6.40torr-6.60torr；第四时间段内施加压力在5.40torr-5.60torr；第五时间段内施加压力为6.40torr–6.60torr。

可选的，在所述半导体结构的制备方法中，所述ISSG工艺的温度条件为900℃～1100℃，通入的氢气与氧气的比例为0.1％～99.9％，气体流量为1slm/s～100slm/s。

可选的，在所述半导体结构的制备方法中，所述氧化层的厚度范围是