[发明专利]数据传输装置和方法

说明书

本申请涉及一种数据传输装置和方法。包括：数据I/O单元、仲裁单元以及直接内存访问单元；所述数据I/O单元，用于接收核标识，并将接收到的所述核标识传递给所述仲裁单元；所述仲裁单元连接于所述数据I/O单元与所述直接内存访问单元之间，用于对所述核标识进行存储和仲裁，并将仲裁结果发送至所述直接内存访问单元；所述直接内存访问单元，用于根据所述仲裁结果进行数据读写。采用本装置和方法能够实现原子访问操作。

技术领域

本申请涉及信息处理技术领域，特别是涉及一种数据传输装置和方法。

背景技术

随着信息技术的不断发展和人们日益增长的需求，人们对信息及时性的要求越来越高。对于高速I/O设备以及神经网络处理器中批量数据处理的情况，通常采用直接内存存取(Direct Memory Access,DMA)进行外部设备与系统内存之间的数据交换。

在多核处理器系统中，多核处理器通常执行多线程任务，处理器核工作过程中往往会被线程调度机制中断，由于线程切换，通常的数据传输技术无法保证原子性。

发明内容

基于此，有必要针对上述技术问题，提供一种能够确保处理器核一旦开始工作就一直运行到结束，中间不会被任何线程打断，从而实现原子操作的数据传输装置和方法。

第一方面，提供一种数据传输装置，包括：数据I/O单元、仲裁单元以及直接内存访问单元；所述数据I/O单元，用于接收核标识，并将接收到的所述核标识传递给所述仲裁单元；所述仲裁单元连接于所述数据I/O单元与所述直接内存访问单元之间，用于对所述核标识进行存储和仲裁，并将仲裁结果发送至所述直接内存访问单元；所述直接内存访问单元，用于根据所述仲裁结果进行数据读写。

第二方面，本申请实施例提供了另一种数据传输装置，包括：状态缓存单元、系统内存、总线以及直接内存访问单元；所述状态缓存单元与所述系统内存连接，用于存储与所述系统内存中的访存地址对应的状态标识；所述系统内存通过所述总线与所述直接内存访问单元连接，用于存储输入数据；所述总线，用于传递访存响应信息；所述直接内存访问单元，用于根据所述状态标识以及所述访存响应信息，与所述系统内存进行数据交互。

第三方面，本申请实施例提供了一种神经网络运算装置，该神经网络运算装置包括一个或者多个上述数据传输装置。该神经网络运算装置用于从其他处理装置中获取待运算数据和控制信息，并执行指定的机器学习运算，将执行结果通过I/O接口传递给其他处理装置。

第四方面，本申请实施例提供了一种组合处理装置，该组合处理装置包括如第三方面所述的机器学习处理装置、通用互联接口，和其他处理装置。该神经网络运算装置与上述其他处理装置进行交互，共同完成用户指定的操作。该组合处理装置还可以包括存储装置，该存储装置分别与所述神经网络运算装置和所述其他处理装置连接，用于保存所述神经网络运算装置和所述其他处理装置的数据。

第五方面，本申请实施例提供了一种神经网络芯片，该神经网络芯片包括上述第一方面和第二方面所述的数据传输装置、上述第三方面所述的神经网络运算装置或者上述第四方面所述的组合处理装置。

第六方面，本申请实施例提供了一种神经网络芯片封装结构，该神经网络芯片封装结构包括上述第五方面所述的神经网络芯片；

第七方面，本申请实施例提供了一种板卡，该板卡包括上述第六方面所述的神经网络芯片封装结构。

第八方面，本申请实施例提供了一种电子装置，该电子装置包括上述第六方面所述的神经网络芯片或者上述第七方面所述的板卡。

第九方面，本申请实施例还提供了一种数据传输方法，包括：

通过数据I/O单元接收核标识；

判断仲裁单元中是否存储有预存核标识；

若所述仲裁单元中存储有预存核标识，则将接收到的所述核标识与所述预存核标识进行比较；