[发明专利]数据传输装置和方法有效
| 申请号: | 201811458042.4 | 申请日: | 2018-11-30 |
| 公开(公告)号: | CN111258769B | 公开(公告)日: | 2022-12-09 |
| 发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 上海寒武纪信息科技有限公司 |
| 主分类号: | G06F9/52 | 分类号: | G06F9/52;G06F13/28;G06F13/40 |
| 代理公司: | 北京华进京联知识产权代理有限公司 11606 | 代理人: | 孙岩 |
| 地址: | 200120 上海市浦*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 数据传输 装置 方法 | ||
1.一种数据传输装置,用于人工神经网络运算,其特征在于,所述装置包括:数据I/O单元、仲裁单元以及直接内存访问单元;
所述数据I/O单元与多个处理器核连接,用于接收不同处理器的核标识,并将接收到的所述核标识传递给所述仲裁单元;其中,多个处理器核共享一块存储空间;
所述仲裁单元连接于所述数据I/O单元与所述直接内存访问单元之间,用于对所述核标识进行存储和仲裁,并将仲裁结果发送至所述直接内存访问单元;
所述直接内存访问单元,用于根据所述仲裁结果进行数据读写;
所述装置还包括:控制器单元以及运算单元;所述运算单元包括:一个主处理电路以及多个从处理电路;
所述控制器单元,用于获取输入数据以及计算指令;
所述控制器单元,还用于解析所述计算指令得到多个运算指令,将所述多个运算指令以及所述输入数据发送给所述主处理电路;
所述主处理电路,用于对所述输入数据执行前序处理以及与所述多个从处理电路之间传输数据和运算指令;
所述多个从处理电路,用于依据从所述主处理电路传输的数据以及运算指令并行执行中间运算得到多个中间结果,并将多个中间结果传输给所述主处理电路;
所述主处理电路,用于对所述多个中间结果执行后续处理得到所述计算指令的计算结果。
2.根据权利要求1所述的装置,其特征在于,所述仲裁单元设置在所述直接内存访问单元内部。
3.根据权利要求1所述的装置,其特征在于,所述仲裁单元包括接收模块、存储模块、比较模块以及发送模块;
所述接收模块,用于接收所述核标识;
所述存储模块,用于对所述核标识进行存储;
所述比较模块,用于将接收到的核标识与所述存储模块中存储的核标识进行比较,得到所述仲裁结果;
所述发送模块,用于将所述仲裁结果发送至所述直接内存访问单元。
4.根据权利要求1所述的装置,其特征在于,所述控制器单元包括:指令存储单元、指令处理单元以及存储队列单元;
所述指令存储单元,用于存储人工神经网络运算关联的计算指令;
所述指令处理单元,用于对所述计算指令解析得到多个运算指令;
所述存储队列单元,用于存储指令队列,所述指令队列包括:按所述指令队列的前后顺序待执行的多个运算指令或计算指令。
5.根据权利要求1所述的装置,其特征在于,所述装置还包括:存储单元,所述存储单元包括:寄存器、缓存或其组合;
所述缓存,用于存储所述输入数据;
所述寄存器,用于存储所述输入数据中标量数据;
所述缓存包括高速暂存缓存。
6.根据权利要求1所述的装置,其特征在于,所述运算单元还包括:一个或多个分支处理电路,每个分支处理电路连接至少一个从处理电路;
所述主处理电路,具体用于确定输入神经元为广播数据,权值为分发数据块,将一个分发数据分配成多个数据块,将所述多个数据块中的至少一个数据块、广播数据以及多个运算指令中的至少一个运算指令发送给所述分支处理电路;
所述分支处理电路,用于转发所述主处理电路与所述多个从处理电路之间的数据块、广播数据以及运算指令;
所述多个从处理电路,用于依据该运算指令对接收到的数据块以及广播数据执行运算得到中间结果,并将中间结果传输给所述分支处理电路;
所述主处理电路,用于将分支处理电路发送的中间结果进行后续处理得到该计算指令的结果,将该计算指令的结果发送给所述控制器单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海寒武纪信息科技有限公司,未经上海寒武纪信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811458042.4/1.html,转载请声明来源钻瓜专利网。





