[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

延迟锁定时钟生成电路，其被配置为生成延迟锁定时钟，所述延迟锁定时钟利用响应于相位控制信号而从多个内部时钟中选择的至少一个内部时钟来被驱动；以及

延时命令生成电路，其被配置为：通过利用响应于所述相位控制信号而从所述多个内部时钟中选择的至少一个内部时钟来顺序地锁存内部命令、以及响应于所述延迟锁定时钟而将顺序锁存的内部命令移位由移位控制信号所设置的时段，来生成用于从数据生成传输数据的延时命令。

2.根据权利要求1所述的半导体器件，其中，通过将通过延迟所述延迟锁定时钟而生成的反馈时钟与所述多个内部时钟之一相比较来生成所述相位控制信号。

3.根据权利要求1所述的半导体器件，其中，所述多个内部时钟包括第一内部时钟、第二内部时钟、第三内部时钟和第四内部时钟，其中所述第一内部时钟、第二内部时钟、第三内部时钟和第四内部时钟是通过对时钟进行分频来生成的。

4.根据权利要求3所述的半导体器件，其中，通过将所述第一内部时钟延迟对应于所述时钟的半个周期的时段来生成所述第二内部时钟，通过将所述第二内部时钟延迟对应于所述时钟的半个周期的时段来生成所述第三内部时钟，以及通过将所述第三内部时钟延迟对应于所述时钟的半个周期的时段来生成所述第四内部时钟。

5.根据权利要求3所述的半导体器件，其中，所述延迟锁定时钟生成电路包括时钟延迟电路，所述时钟延迟电路利用通过所述相位控制信号而从所述第一内部时钟、第二内部时钟、第三内部时钟和第四内部时钟中选择的至少一个内部时钟来驱动所述延迟锁定时钟。

6.根据权利要求5所述的半导体器件，其中，当所述相位控制信号具有第一逻辑电平组合时，所述时钟延迟电路同步于所述第一内部时钟而上拉驱动所述延迟锁定时钟，以及同步于所述第三内部时钟而下拉驱动所述延迟锁定时钟。

7.根据权利要求5所述的半导体器件，其中，当所述相位控制信号具有第二逻辑电平组合时，所述时钟延迟电路同步于所述第二内部时钟而上拉驱动所述延迟锁定时钟，以及同步于所述第四内部时钟而下拉驱动所述延迟锁定时钟。

8.根据权利要求5所述的半导体器件，其中所述时钟延迟电路包括：

电流供应电路，其被配置为向输出所述延迟锁定时钟的节点提供第一电流；

时钟驱动电路，其被配置为利用从第一内部时钟、第二内部时钟、第三内部时钟和第四内部时钟中选择的内部时钟来驱动所述延迟锁定时钟；以及

电流放电电路，其被配置为响应于所述相位控制信号而从耦接到所述时钟驱动电路的节点放电第二电流。

9.根据权利要求3所述的半导体器件，其中所述延时命令生成电路包括：

移位控制信号生成电路，其被配置为响应于所述第一内部时钟、第二内部时钟、第三内部时钟和第四内部时钟、所述相位控制信号、以及所述延迟锁定时钟而从复位信号和延时信号生成用于生成所述延时命令的移位控制信号。

10.根据权利要求9所述的半导体器件，其中所述移位控制信号生成电路包括：

复位延迟电路，其被配置为通过利用由所述相位控制信号从所述第一内部时钟、第二内部时钟、第三内部时钟和第四内部时钟中选择的内部时钟顺序地锁存所述复位信号、并通过利用所述延迟锁定时钟来锁存被顺序锁存的复位信号来生成第一延迟复位信号；

复位复制延迟电路，其被配置为通过延迟所述第一延迟复位信号来生成第二延迟复位信号；

计数器，其被配置为生成计数数量，所述计数数量包括关于“从生成所述复位信号的时刻到生成所述第二延迟复位信号的时刻的时段”的信息；以及

减法器，其被配置为生成所述移位控制信号，所述移位控制信号包括关于“通过从由所述延时信号设置的时段减去对应于所述计数数量的时段而获得的时段”的信息。