[发明专利]用于集成电路的防止故障注入控制信号的方法及集成电路

说明书

本发明将包括N个正反器和M+1个数字比较器的电路置于集成电路中；M+1个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；M+1个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；其中，M+1个数字比较器中的一个数字比较器的第二输入端连接的N比特二进制常数为所述N个正反器重置后的输出组成的二进制常数，除该数字比较器外的其它M个数字比较器的输出作为控制信号；对M+1个数字比较器的输出进行或非运算，判断出故障注入控制信号的侦测结果。本发明能够防止控制信号受故障注入影响从非使能状态变成使能状态，同时侦测出控制信号的故障注入。

技术领域

本发明涉及集成电路，特别是一种用于集成电路的防止故障注入控制信号的方法及对应的集成电路，一种用于集成电路的故障注入控制信号的侦测方法及对应的集成电路，及包括所述集成电路的系统。

背景技术

集成电路具有体积小、功能集成度高且低功耗等优点，但是容易遭受恶意故障注入，使芯片内正反器的逻辑值产生改变，进而引发误动作。

传统集成电路中的数字电路通常是以单一正反器(Flip-Flop)的输出作为控制信号。

单一正反器容易受到故障注入攻击，一旦单一正反器受到攻击，其逻辑值会由0变1，或者由1变0，从而导致该正反器对应的控制信号会被故障注入完全操控，进而引发误动作。

发明内容

本发明的主要目的在于克服现有技术中的上述缺陷，提出一种用于集成电路的防止故障注入控制信号的方法、一种用于集成电路的故障注入控制信号的侦测方法及对应的集成电路，能够防止控制信号受故障注入影响从非使能状态变成使能状态，同时侦测出控制信号的故障注入。

本发明采用如下技术方案：

根据本发明的一方面，提供一种用于集成电路的防止故障注入控制信号的方法，将包括N(N＝2)个正反器和M(M＝1)个数字比较器的电路置于所述集成电路中；所述M个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；所述M个数字比较器的输出作为控制信号。

根据本发明的一个实施方式，所述正反器为D型正反器；所述D型正反器的输入端受所述集成电路的其他电路控制。

根据本发明的第二方面，提供一种用于集成电路的故障注入控制信号的侦测方法，将包括N(N＝2)个正反器和M+1(M＝1)个数字比较器的电路置于所述集成电路中；所述M+1个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M+1个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；其中，所述M+1个数字比较器中的一个数字比较器的第二输入端连接的N比特二进制常数为所述N个正反器重置后的输出组成的二进制常数，除该数字比较器外的其它M个数字比较器的输出作为控制信号；对所述M+1个数字比较器的输出进行或非运算，基于所述或非运算结果，判断出故障注入控制信号的侦测结果。

根据本发明的一个实施方式，所述正反器为D型正反器；所述D型正反器的输入端受所述集成电路的其他电路控制。

根据本发明的第三方面，提供一种集成电路，所述集成电路包括N(N＝2)个正反器和M(M＝1)个数字比较器；所述M个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；所述M个数字比较器的输出作为控制信号。

根据本发明的一个实施方式，所述正反器为D型正反器；所述D型正反器的输入端受所述集成电路的其他电路控制。