[发明专利]一种同步时钟反馈电路

说明书

本发明公开了一种同步时钟反馈电路，包括控制模块、基准电压模块、电位器模块和晶振模块；其中，控制模块，其用于同时采集外部原子钟的校准时钟信号和晶振模块的晶振时钟信号，对校准时钟信号和晶振时钟信号的频率进行比对，并在校准时钟信号和晶振时钟信号的频率不同的情况下输出数字控制信号，直至校准时钟信号和晶振时钟信号的频率相同；电位器模块，其用于根据控制模块输出的数字控制信号调节阻值，以调节基准电压模块输出的模拟基准电压，并将调节后的模拟基准电压反馈给晶振模块，从而实现晶振模块的频率稳定度校准，可以在实现高频率稳定度的同时避免原子钟成本高、体积大、重量重对机载雷达系统的影响。

技术领域

本发明涉及时钟电路技术领域，尤其涉及一种同步时钟反馈电路。

背景技术

频率稳定度是频率源设计的一个关键技术指标。频率源的频率稳定度直接影响雷达接收机的解调。而频率源的频率稳定度由参考晶振决定。因此如何实现高频率稳定度是频率源设计中的一个热门研究课题。

目前，为了实现高频率稳定度，如图1所示，现有的实现高频率稳定度的时钟电路是将一个频率稳定度高的原子钟锁定内部的具有较高短期稳定度的晶体振荡器。

现有的实现高频率稳定度的时钟电路虽然在技术指标上可以满足系统要求，但原子钟的成本高、体积大、模块重等因素给雷达系统的工程实现造成困难，很难满足机载雷达系统的要求。

发明内容

本发明针对上述现有技术的不足，提供了一种同步时钟反馈电路，包括控制模块、基准电压模块、电位器模块和晶振模块；其中，

所述控制模块，其与所述晶振模块连接，该控制模块在所述晶振模块需要校准时还与外部原子钟连接，用于同时采集所述外部原子钟的校准时钟信号和所述晶振模块的晶振时钟信号，对所述校准时钟信号和晶振时钟信号的频率进行比对，并在所述校准时钟信号和晶振时钟信号的频率不同的情况下输出数字控制信号，直至所述校准时钟信号和晶振时钟信号的频率相同；

所述电位器模块，其与所述基准电压模块、控制模块和晶振模块连接，用于根据所述控制模块输出的数字控制信号调节阻值，以调节所述基准电压模块输出的模拟基准电压，并将调节后的模拟基准电压反馈给所述晶振模块，从而实现所述晶振模块的频率稳定度校准。

在一个实施例中，所述控制模块，其在所述晶振模块无需校准时不与所述外部原子钟连接并停止工作；所述晶振模块，其在无需校准时用于对外提供晶振时钟信号。

在一个实施例中，所述晶振模块输出的晶振时钟信号作为所述控制模块的工作时钟。

在一个实施例中，所述控制模块包括：

第一采集单元，其用于在所述晶振模块需要校准时采集所述晶振模块的晶振时钟信号的上升沿；

第一寄存器单元，其与所述第一采集单元相连，用于在该第一采集单元每采集到一个上升沿时使该上升沿个数自增1；

第二采集单元，其与所述第一采集单元同步工作，用于采集所述外部原子钟的校准时钟信号的上升沿；

第二寄存器单元，其与所述第二采集单元相连，用于在该第二采集单元每采集到一个上升沿时使该上升沿个数自增1；

计数比对单元，其与所述第一寄存器单元和第二寄存器单元相连，在计数预设时间后对所述第一寄存器和第二寄存器记录的上升沿个数进行比对；

控制单元，其与所述计数对比单元相连，用于在所述第一寄存器记录的上升沿个数大于第二寄存器记录的上升沿个数时，向所述电位器模块输出用于调节所述电位器模块的阻值以降低所述晶振模块的频率的数字控制信号；在所述第一寄存器记录的上升沿个数小于第二寄存器记录的上升沿个数时，向所述电位器模块输出用于调节所述电位器模块的阻值以提高所述晶振模块的频率的数字控制信号，直至所述第一寄存器记录的上升沿个数等于第二寄存器记录的上升沿个数。