[发明专利]电流镜电路

权利要求书

1.一种电流镜电路，其特征在于，所述电流镜电路包括输入电流源(I1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第一匹配电阻(R1)以及第二匹配电阻(R2)，其中：

所述输入电流源(I1)的正极与供电电源(VDD)电连接，所述输入电流源(I1)的负极与所述第一NMOS管(MN1)的漏极电连接，所述第一NMOS管(MN1)的漏极、栅极电连接，所述第一NMOS管(MN1)的源极接地(GND)；

所述第二NMOS管(MN2)的漏极与所述第一匹配电阻(R1)的第一端电连接，所述第二NMOS管(MN2)的栅极与所述第一NMOS管(MN1)的栅极电连接，所述第二NMOS管(MN2)的源极接地(GND)；

所述第三NMOS管(MN3)的漏极与所述第二匹配电阻(R2)的第一端电连接，所述第三NMOS管(MN3)的栅极与所述第一NMOS管(MN1)的栅极电连接，所述第三NMOS管(MN3)的源极接地(GND)；

所述第一PMOS管(MP1)的漏极与所述第三PMOS管(MP3)的源极电连接，所述第一PMOS管(MP1)的栅极与所述第二PMOS管(MP2)栅极电连接，所述第一PMOS管(MP1)的源极与所述供电电源(VDD)电连接；

所述第二PMOS管(MP2)的漏极与所述第四PMOS管(MP4)的源极电连接，所述第二PMOS管(MP2)的栅极与所述第四PMOS管(MP4)的漏极电连接，所述第二PMOS管(MP2)的源极与所述供电电源(VDD)电连接；

所述第三PMOS管(MP3)的漏极与所述第一匹配电阻(R1)的第二端电连接，所述第三PMOS管(MP3)的漏极、栅极电连接；

所述第四PMOS管(MP4)的漏极与所述第二匹配电阻(R2)的第二端电连接，所述第四PMOS管(MP4)的栅极与所述第三PMOS管(MP3)的栅极电连接，所述第四PMOS管(MP4)的源极与所述第二PMOS管(MP2)漏极电连接；

所述第一PMOS管(MP1)的漏极与所述电流镜电路的电流输出端电连接；

系统供电电压、第二NMOS管(MN2)的栅源压差以及第二PMOS管(MP2)源栅压差之间的数值关系满足第一公式，所述第一公式为：

其中，V_DD为所述供电电源(VDD)的电压，V_SG(MP2)为所述第二PMOS管(MP2)源栅压差，r1为所述第一匹配电阻(R1)的阻值，是第一NMOS管(MN1)的宽长比，为所述第二NMOS管(MN2)宽长比，V_GS(MN3)为所述第二NMOS管(MN2)的栅源压差；

系统供电电压、第三NMOS管(MN3)的栅源压差以及第二PMOS管(MP2)源栅压差之间的数值关系满足第二公式，所述第二公式为：

其中，V_DD为所述供电电源VDD的电压，V_SG(MP2)为所述第二PMOS管(MP2)源栅压差，r1为所述第一匹配电阻(R1)的阻值，为第三NMOS管(MN3)宽长比，为是第一NMOS管(MN1)的宽长比，V_GS(MN3)为第三NMOS管(MN3)的栅源压差。

2.根据权利要求1所述的电流镜电路，其特征在于，所述电流镜电路还包括第五PMOS管(MP5)，其中：

所述第五PMOS管(MP5)的源极与所述第一PMOS管(MP1)的漏极电连接，所述第五PMOS管(MP5)的栅极与所述第二匹配电阻(R2)的第二端电连接，所述第五PMOS管(MP5)的漏极作为所述电流镜电路的电流输出端电连接。

3.根据权利要求1所述的电流镜电路，其特征在于，所述第一PMOS管(MP1)的漏极作为所述电流镜电路的电流输出端。