[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件，包括：

半导体衬底；

栅叠层结构，位于所述半导体衬底上，包括交替堆叠的多个栅极导体层与多个层间绝缘层；

多个沟道孔，分别设置在相应的存储区域内，每个所述沟道孔贯穿所述栅叠层结构并与所述半导体衬底电相连；

多个隔离结构，分别设置在相应的隔离区域内，每个所述隔离结构贯穿所述栅叠层结构以实现多个所述存储区域之间的隔离；

多个导电沟道，分布在所述隔离区域和所述存储区域内，每个所述导电沟道贯穿所述栅叠层结构并与所述半导体衬底电相连，每个所述沟道孔至少与一个所述导电沟道相邻设置，每个所述导电沟道用于通过所述半导体衬底中的共源区向其周围的所述沟道孔供电；以及

第二绝缘层，位于所述导电沟道与所述栅极导体层之间，

其中，在各个所述隔离区域中，所述隔离结构的宽度不大于所述导电沟道的直径，并且所述隔离结构、所述第二绝缘层以及层间绝缘层共同包围对应的所述导电沟道的侧壁。

2.根据权利要求1所述的3D存储器件，其中，各个所述隔离区域呈条状且沿第二方向平行设置，

位于各个所述隔离区域内的多个所述导电沟道沿第一方向排布，其中，所述第二方向与所述第一方向呈90°。

3.根据权利要求2所述的3D存储器件，其中，位于各个所述隔离区域之外的多个所述导电沟道沿所述第二方向排布。

4.根据权利要求3所述的3D存储器件，其中，所述多个沟道孔呈阵列排布，每行的沟道孔与相邻行的沟道孔交错排布。

5.根据权利要求4所述的3D存储器件，其中，每隔预定行数的沟道孔设置所述隔离区域，以在两行所述隔离区域之间形成一个所述存储区域。

6.根据权利要求5所述的3D存储器件，其中，所述预定行数包括3行。

7.根据权利要求5所述的3D存储器件，其中，在每隔一行的隔离区域中，至少部分所述隔离结构在第一方向上间隔预定距离形成通道，以将相邻的所述存储区域相连。

8.根据权利要求4所述的3D存储器件，其中，沿所述第一方向每隔预定列数的沟道孔设置一列所述导电沟道。

9.根据权利要求1所述的3D存储器件，其中，每个所述导电沟道周围设置有一组沟道孔，所述一组沟道孔以六边形分布在所述导电沟道的周边。

10.一种制造3D存储器件的方法，包括：

在半导体衬底上形成栅叠层结构，包括交替堆叠的多个栅极导体层与多个层间绝缘层；

分别在相应的存储区域内，贯穿所述栅叠层结构形成与所述半导体衬底电相连的多个沟道孔；

分别在相应的隔离区域内，贯穿所述栅叠层结构形成多个隔离结构，以实现多个所述存储区域之间的隔离；以及

分别在相应的所述存储区域与所述隔离区域内，贯穿所述栅叠层结构形成与所述半导体衬底电相连的多个导电沟道，每个所述沟道孔至少与一个所述导电沟道相邻设置，每个所述导电沟道用于通过所述半导体衬底中的共源区向其周围的所述沟道孔供电；以及

形成位于所述导电沟道与所述栅极导体层之间的第二绝缘层，

其中，在各个所述隔离区域中，所述隔离结构的宽度不大于所述导电沟道的直径，并且所述隔离结构、所述第二绝缘层以及层间绝缘层共同包围对应的所述导电沟道的侧壁。

11.根据权利要求10所述的方法，其中，各个所述隔离区域呈条状且沿第二方向平行设置，

位于各个所述隔离区域内的多个所述导电沟道沿第一方向排布，所述第二方向与所述第一方向呈90°。

12.根据权利要求11所述的方法，其中，位于各个所述隔离区域之外的多个所述导电沟道沿所述第二方向排布。