[发明专利]存储器装置和存储器系统

说明书

提供了一种存储器装置和一种存储器系统，存储器装置包括存储器单元阵列、写/读电路、控制电路和反熔丝阵列。存储器单元阵列包括多个非易失性存储器单元。写/读电路执行写操作以将写数据写入存储器单元阵列的目标页，通过将从目标页读取的读数据与写数据比较来验证写操作，并且基于比较结果输出指示写操作的通过或失败之一的通过/失败信号。控制电路控制写/读电路并且响应于通过/失败信号选择性地输出目标页的访问地址作为失败地址。对失败地址编程的反熔丝阵列输出替代失败地址的修复地址。

相关申请的交叉引用

本申请要求于2017年11月23日在韩国知识产权局提交的韩国专利申请No.10-2017-0157040的权益，该申请公开的全文以引用方式并入本文中。

技术领域

本公开涉及存储器，并且更具体地说，涉及存储器装置、存储器系统和操作存储器装置的方法。

背景技术

易失性存储器是仅在装置通电时维护其数据的计算机存储装置。非易失性存储器是这样一种计算机存储器，即使在断电再通电之后，其也可以检索存储的信息。响应于对高容量和低功耗的存储器装置的需求，正在对非易失性并且不需要刷新操作的下一代存储器装置进行研究。下一代存储器装置一般需要动态随机存取存储器(DRAM)的高集成度特点、闪速存储器的非易失性特点以及静态RAM(SRAM)的高速。下一代存储器装置的示例包括相变RAM(PRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、铁电RAM(FeRAM)和电阻式RAM(RRAM)。

发明内容

本发明构思的至少一个实施例提供了一种具有增强的性能和耐用性的存储器装置。

本发明构思的至少一个实施例提供了一种具有增强的性能和耐用性的存储器系统。

本发明构思的至少一个实施例提供了一种操作存储器装置以具有增强的性能和耐用性的方法。

根据本发明构思的示例性实施例，一种存储器装置包括存储器单元阵列、写/读电路、控制电路和反熔丝阵列。存储器单元阵列包括多个非易失性存储器单元(例如，待覆写的单元)。写/读电路执行写操作，以将写数据写入存储器单元阵列的目标页中，通过将从目标页读取的读数据与写数据进行比较来验证写操作，并且基于比较结果输出指示写操作的通过和失败之一的通过/失败信号。控制电路控制写/读电路，并且响应于通过/失败信号选择性地输出目标页的访问地址作为失败地址。对失败地址编程的反熔丝阵列输出替代失败地址的修复地址。

根据本发明构思的示例性实施例，一种存储器系统包括至少一个存储器装置和存储器控制器。存储器控制器控制所述至少一个存储器装置。所述至少一个存储器装置包括存储器单元阵列、写/读电路、控制电路和反熔丝阵列。存储器单元阵列包括多个非易失性存储器单元(例如，待覆写的单元)。写/读电路执行写操作，以将写数据写入存储器单元阵列的目标页中，通过将从目标页读取的读数据与写数据进行比较来验证写操作，并且基于比较结果输出指示写操作的通过和失败之一的通过/失败信号。控制电路控制写/读电路，并且响应于通过/失败信号选择性地输出目标页的访问地址作为失败地址。对失败地址编程的反熔丝阵列输出替代失败地址的修复地址。

根据本发明构思的示例性实施例，在操作包括存储器单元阵列的存储器装置的方法中，所述存储器单元阵列包括多个非易失性存储器单元(例如，待覆写的单元)，通过存储器装置的写电路执行写操作，以将写数据写入存储器单元阵列的目标页中，通过将从目标页读取的读数据与写数据进行比较来通过写电路验证写操作，当根据验证结果写数据和读数据中的不同位的第一数量超过参考数量时，通过存储器装置的控制电路产生替代访问地址的修复地址，并且通过写电路将写数据写入由存储器单元阵列中的修复地址指定的冗余页中。