[发明专利]半导体器件及其制作方法、对位标记的制作方法

说明书

本发明提供了一种半导体器件及其制作方法、对位标记的制作方法，包括：提供第一基底，在第一基底上形成多个对位标记，切割第一基底，形成多个用于对位的对位晶粒，每个对位晶粒包括切割后的第一基底以及形成于切割后的第一基底上的至少一个对位标记，提供一需要对位的第二基底，并在第二基底上形成键合薄膜，采用晶粒贴附工艺将对位晶粒贴附于第二基底的对位区域的键合薄膜上。本发明在将对位晶粒贴附于第二基底之前，在第二基底上形成键合薄膜，对位晶粒形成于键合薄膜之上，从而避免对所述键合薄膜的切割，节省了工艺步骤，并节省了键合薄膜，同时提高了第二基底的可用面积。

技术领域

本发明涉及集成电路制造技术领域，具体涉及一种半导体器件及其制作方法、对位标记的制作方法。

背景技术

在半导体的制作过程中，经常会进行两个晶圆的对位与键合，在晶圆对位与键合之前，首先需要在承载晶圆(Carrier Wafer)上制作至少两颗对位标记(Mark)，用于承载晶圆与另一晶圆的对位，然后在承载晶圆上形成键合薄膜(Lamination)，用于承载晶圆与另一晶圆的键合，所述键合薄膜覆盖所述对位标记，最后才根据对位标记进行晶圆的对位，并通过键合薄膜进行键合。

然而键合薄膜的透光率低，键合薄膜覆盖对位标记，会影响后续设备对位标记的抓取，所以进行对位之前，需要将盖住对位标记的键合薄膜去除，由于贴膜机能力原因，必须要割除以对位标记为中心的一定区域内的键合薄膜。由此，会造成键合薄膜单片浪费大约6％，同时单片承载晶圆的可用面积也会随之下降大约6％，并且每一个机种均需制造一张掩模板，用于在承载晶圆上形成对位标记，由此提高了生产成本，并且对位标记的形成也会占用生产资源，每片承载晶圆上对位标记的生产周期是48小时。

发明内容

本发明的目的在于提供一种半导体器件及其制作方法、对位标记的制作方法，提高基底的可用面积，降低生产成本。

为实现上述目的，本发明提供一种半导体器件的制作方法，包括以下步骤：

提供第一基底，并在所述第一基底上形成多个对位标记；

切割所述第一基底，以形成多个用于对位的对位晶粒，每个所述对位晶粒包括切割后的第一基底以及形成于所述切割后的第一基底上的至少一个对位标记；

提供一需要对位的第二基底，并在所述第二基底上形成键合薄膜；

采用晶粒贴附工艺将所述对位晶粒贴附于所述第二基底的对位区域的所述键合薄膜上。

可选的，还包括：将所述第二基底贴附有所述对位晶粒的一面与一第三基底进行对位与键合。

可选的，所述键合为临时键合，所述第二基底与所述第三基底分离之后，能够再次在所述第二基底上形成键合薄膜并贴附对位晶粒以进行对位与键合。

可选的，还包括：在所述第二基底贴附有所述对位晶粒的一面上粘贴芯片。

可选的，所述晶粒贴附工艺包括：将所述对位晶粒放置于所述第二基底的对位区域的所述键合薄膜上并施加压力完成贴附。

可选的，施加的压力为0.1N～5N，施加压力时的温度为23℃～80℃，施加压力的时间为0.1s～5s。

可选的，所述第一基底为半导体材料基底；所述键合薄膜的材料为：热塑或热固型有机材料、含有铜、镍、铬或钴成分的无机材料、粘片膜或干膜。

可选的，在所述第一基底上形成多个对位标记的方法包括：

依次形成遮光层与第一光刻胶层在所述第一基底上；

图形化所述第一光刻胶层；

以图形化的所述第一光刻胶层为掩膜，刻蚀所述遮光层，以形成多个对位标记；

去除图形化的所述第一光刻胶层。