[发明专利]一种高超声速平台联合脉冲压缩和弹速补偿的FPGA实现方法

说明书

本发明提供一种高超声速平台联合脉冲压缩和弹速补偿的FPGA实现方法，由于在FPGA采用了脉冲压缩和弹速补偿联合算法，不仅减少了对存储器的需求有效地提高了资源利用率增大了弹载系统的数据吞吐量，还提升了弹载平台多通道多任务的处理能力；在FPGA上实现弹速补偿算法，在弹载大数据处理应用背景下，以FPGA并行处理的优势，提高信号处理效率，满足弹载平台对信号处理的实时性要求，具有功耗低，易于工程实现的优势，特别适合在功耗资源有限的弹载平台上使用。

技术领域

本发明涉及弹载雷达技术领域，具体涉及一种高超声速平台联合脉冲压缩和弹速补偿的FPGA实现方法。

背景技术

专利号为201610218761.3的《一种基于ZYNQ-7000平台的声纳信号处理方法》，该专利使用FPGA对声纳信号处理中的MVDR测向算法实行分模块化处理，即，将模块分别放在平台双核处理器和FPGA中运行，解决单纯采用FPGA处理时存在的逻辑单元不足的缺点。该方法要求处理平台具有双核并行处理能力，对处理平台的硬件要求较高。

专利号为201410310034.0的《一种基于FPGA的船用雷达抗同频干扰信号处理方法》，该专利基于FPGA针对船用雷达的同频干扰实现了干扰对抗，对经过模数转换的视频回波信号进行了三脉冲参差时序处理，同时叠加抗干扰变量，实现动态同步干扰异步化，然后对同步干扰异步化的回波信号进行了改进型三脉冲反异步处理，最后对处理后的回波信号进行滑窗积累。

专利号为201610850400.0的《基于FPGA实现65536点脉冲压缩的装置及方法》，该专利使用FPGA对雷达信号处理中的脉冲压缩算法进行了实现，专利中采用在频域进行匹配滤波的方法，先将时域回波数据通过FFT转换到频域，然后乘以频域的匹配滤波系数，最后经过IFFT将匹配滤波后的信号转换到时域，实现脉冲压缩。相较于该专利，本专利在FPGA上实现了联合脉冲压缩和距离徙动校正算法，从设计新颖度和设计复杂度上均优于该专利。

论文名为《基于多核DSP的高分辨距离像运动补偿算法实现》，该文分析了步进频雷达高分辨距离像成像原理及目标速度对成像的影响，然后论述了一种基于正负调频法与最大脉组求和法的二次速度估计算法，并在TMS320C6678多核DSP平台提出了一种并行实现方案。文中使用了4核的DSP对距离徙动算法进行了实现，其虽然使用了4核同时进行并行处理，但是每个核内的运算还是顺序执行的，在并行性方面远不如FPGA，并且其选用的DSP为高端型号TMS320C6678，成本较高。

论文名为《基于多核DSP的大前斜SAR并行实时处理技术研究》，该文的4.3.2节研究了基于TMS320C6678芯片的并行实时处理技术，首先对该芯片的特点进行了介绍，讨论了该芯片的数据存储与直接数据访问技术，其次，重点研究了前斜视SAR并行实时信号处理系统的拓扑结构、多核同步与通信机制、算法映射与任务分配等，最后结合前斜视SAR系统的挂飞试验结果进行了分析，并验证成像并行算法的有效性和正确性。文中指出为了满足实时性要求至少需要4片DSP，并且其平台还搭载有FPGA。

目前国内弹载雷达针对高超声速平台的脉冲压缩在FPGA上完成，而弹速补偿方法则在DSP(Digital Signal Processing)芯片上通过DSP软件算法设计实现。它的缺点有两点，其一是，脉冲压缩和弹速补偿处理采取顺序级联的方式在不同的硬件平台上完成，不同平台间的数据交互增加了大量临时数据，既增加了数据交互时间，降低了信号处理效率，又增大了信号处理机对存储器的需求，与弹载平台的硬件资源和计算资源紧缺的实际情况相悖；其二是，当雷达数据量较大时，为了达到信号处理实时性要求，雷达通常采用多通道多任务处理技术，受制于DSP芯片内部处理器的个数，单块DSP芯片的缺点是多通道多任务处理能力有限，增加DSP芯片个数虽然能够满足多通道多任务信号处理的需求，但是研制成本较高，降低了产品的经济效益，不适合在弹载平台上使用。

发明内容