[发明专利]半导体器件中的不对称的源极和漏极结构

说明书

本发明实施例提供了具有不对称的源极/漏极结构的半导体器件和形成方法。在一个实例中，半导体器件包括位于衬底上的第一组鳍结构上的第一组源极/漏极结构、位于衬底上的第二组鳍结构上的第二组源极/漏极结构、以及分别位于第一组鳍结构和第二组鳍结构上方的第一栅极结构和第二栅极结构，第一组源极/漏极结构和第二组源极/漏极结构分别靠近第一栅极结构和第二栅极结构，其中，位于第一组鳍结构上的第一组源极/漏极结构具有第一垂直高度的第一源极/漏极结构，其中，第一垂直高度不同于位于第二组鳍结构上的第二组源极/漏极结构的第二源极/漏极结构的第二垂直高度。本发明实施例涉及半导体器件中的不对称的源极和漏极结构。

技术领域

本发明实施例涉及半导体器件中的不对称的源极和漏极结构。

背景技术

随着半导体产业已经发展进入到追求更高的器件密度、更高的性能和更低的成本的纳米技术工艺节点，来自制造和设计的挑战已经导致诸如鳍式场效应晶体管(FinFET)的三维设计的发展。例如通过蚀刻衬底的硅层中将典型的FinFET制造为具有从衬底延伸的鳍结构。在垂直的鳍中形成FinFET的沟道。在鳍结构上方(例如，位于鳍结构上方以包裹)提供栅极结构。具有位于沟道上的栅极结构是有益的，从而允许在栅极结构周围对沟道进行栅极控制。FinFET器件提供了包括减少的短沟道效应和增加的电流的许多优势。

随着器件尺寸不断按比例缩小，可以通过使用金属栅电极而不是典型的多晶硅栅电极来改善FinFET器件的性能。形成金属栅极堆叠件的一个工艺是形成替换栅极工艺(也称为“后栅极”工艺)，其中，“最后”制造最终的栅极堆叠件。然而，在先进的工艺节点中实施这种IC制造工艺存在挑战。在器件结构制造期间对沉积和图案化工艺的不准确和不适当的控制会不利地恶化器件结构的电性能。

发明内容

根据本发明的一些实施例，提供了一种半导体器件，包括：第一组源极/漏极结构，位于衬底上的第一组鳍结构上；第二组源极/漏极结构，位于所述衬底上的第二组鳍结构上；以及第一栅极结构和第二栅极结构，分别位于所述第一组鳍结构和所述第二组鳍结构上方，所述第一组源极/漏极结构和所述第二组源极/漏极结构分别靠近所述第一栅极结构和所述第二栅极结构，其中，位于所述第一组鳍结构上的所述第一组源极/漏极结构具有第一垂直高度的第一源极/漏极结构，其中，所述第一垂直高度不同于位于所述第二组鳍结构上的所述第二组源极/漏极结构的第二源极/漏极结构的第二垂直高度。

根据本发明的另一些实施例，还提供了一种半导体器件，包括：第一有源区和第二有源区，位于衬底上，其中，所述第一有源区包括形成在第一鳍结构上方的第一源极/漏极结构，并且所述第二有源区包括位于第二鳍结构上方的第二源极/漏极结构；第一栅极结构和第二栅极结构，分别位于所述第一鳍结构和所述第二鳍结构上方，所述第一源极/漏极结构和所述第二源极/漏极结构分别靠近所述第一栅极结构和所述二栅极结构；第一金属硅化物层，位于所述第一有源区中的所述第一源极/漏极结构上；第二金属硅化物层，位于所述第二有源区中的所述第二源极/漏极结构上；以及第一导电部件和第二导电部件，分别位于所述第一金属硅化物层和所述第二金属硅化物层上；其中，所述第一金属硅化物层与导电部件的第一接触表面积大于所述第二金属硅化物层与导电部件的第二接触表面积。

根据本发明的又一些实施例，还提供了一种用于形成半导体器件的方法，包括：通过蚀刻气体混合物分别在位于衬底上的第一有源区和第二有源区中的第一鳍结构和第二鳍结构上蚀刻第一源极/漏极结构和第二源极/漏极结构，其中，所述蚀刻气体混合物包括含硫钝化气体，其中，所述蚀刻气体混合物以比蚀刻所述第二源极/漏极结构更快的蚀刻速率蚀刻所述第一源极/漏极结构，所述蚀刻在所述第一有源区中形成的所述第一源极/漏极结构的第一垂直高度小于在所述第二有源区中形成的所述第二源极/漏极结构的第二垂直高度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。