[发明专利]逻辑电路单粒子双故障的故障模拟方法

说明书

本发明提供了一种逻辑电路单粒子双故障的故障模拟方法，包括：第一步骤：在目标逻辑电路中执行单粒子双故障定位以搜寻目标逻辑门对；第二步骤：确定搜寻到的目标逻辑门对的类别；第三步骤：针对目标逻辑电路的电路逻辑，获取在对目标逻辑电路施加输入激励的情况下的正常电路响应；第四步骤：针对目标逻辑电路执行双故障模拟，其中在搜寻到的目标逻辑门对中的至少一个逻辑门的输出端加入非逻辑门，并获取在对加入非逻辑门之后的整个目标逻辑电路施加与第三步骤相同的输入激励的情况下的电路响应。

技术领域

本发明涉及集成电路测试领域，具体涉及一种逻辑电路单粒子双故障的故障模拟方法。

背景技术

数字集成电路(逻辑电路)的瞬态故障是一种瞬时、可恢复、发生时间和发生位置随机的错误逻辑脉冲。引起这种瞬时故障脉冲的环境因素有很多，如：电源噪声、电磁干扰和空间高能粒子(alpha粒子和中子)的辐射等。随着芯片集成度的提高，电路的规模不断增大，阈值电压持续减小，由于高能粒子撞击电路单元引起的瞬态故障给逻辑电路的可靠性带来了严峻挑战。

一般而言，引起瞬态故障的高能粒子效应称为单粒子瞬态(Single EventTransient，SET)，表示高能粒子撞击组合逻辑电路或时序电路的组合逻辑部分，会产生一定宽度的瞬态故障脉冲，此故障脉冲若能沿着某条路径传播至电路输出端或被时序单元错误地采样，将导致电路输出错误的逻辑值，从而发生逻辑功能失效。

准确、高效地模拟瞬态故障在逻辑电路内部的行为能够为电路的可靠性评估和容错设计提供有效依据，是电路可靠性研究亟需解决的关键问题。随着特征尺寸的不断减小，逻辑电路中组合模块和时序元件的多点电荷收集现象将导致单粒子多故障的可能性增大，尤其是单粒子双故障的情况变得十分突出。研究逻辑电路中单粒子双故障的故障模拟方法具有重要的现实意义。

故障模拟的思路是首先在电路模型中注入故障，仿效由于粒子撞击而形成的瞬态故障脉冲，然后在基准测试向量激励下对注入故障后的模型和原模型进行模拟对比，从而分析电路系统的失效率和可靠性。

现有的多数故障模拟方法仅仅考虑了对单故障电路的模拟情况，随着芯片单位面积集成的晶体管数量不断提升，由单个高能粒子的撞击而引起两个相邻节点同时产生瞬态故障的概率变得不容忽视。因此，单粒子双故障的故障模拟变得刻不容缓。与此同时，双故障位置的随机性、多样性；故障之间的相互影响；输入测试激励与瞬态故障的关系；以及故障在电路中的传播情况都是逻辑电路单粒子双故障模拟需要考虑的重要问题。而现有技术的不足，正是对这些环节的处理不够完善，或是对故障模型的分析不够准确。除此以外，故障模拟的效率偏低也是比较突出的问题。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种面向逻辑电路的单粒子双故障的故障模拟方法；在输入测试向量激励下，本发明方法能够准确定位单粒子双故障的故障位置，高效模拟瞬态故障的逻辑行为，并通过比较故障电路与正常电路的输出逻辑结果，得到单粒子双故障的平均故障传播概率，从而为逻辑电路的可靠性评估和容错设计提供参考依据。

根据本发明，提供了一种逻辑电路单粒子双故障的故障模拟方法，包括：

第一步骤：在目标逻辑电路中执行单粒子双故障定位以搜寻目标逻辑门对；

第二步骤：确定搜寻到的目标逻辑门对的类别；

第三步骤：针对目标逻辑电路的电路逻辑，获取在对目标逻辑电路施加输入激励的情况下的正常电路响应；

第四步骤：针对目标逻辑电路执行双故障模拟，其中在搜寻到的目标逻辑门对中的至少一个逻辑门的输出端加入非逻辑门，并获取在对加入非逻辑门之后的整个目标逻辑电路施加与第三步骤相同的输入激励的情况下的电路响应。

优选地，在第一步骤，将与同一条电路连接线相连的两个逻辑门确定为一对目标逻辑门对。