[发明专利]一种单相时钟双边沿D触发器

权利要求书

1.一种单相时钟双边沿D触发器，其特征在于，包括上升沿触发电路(1)、下降沿触发电路(2)、第一反相器INV1、第二反相器INV2和两输入与非门电路(3)；上升沿触发电路(1)与两输入与非门电路(3)连接，下降沿触发电路(2)通过第二反相器INV2连接到两输入与非门电路(3)；上升沿触发电路(1)连接第一反相器INV1；

上升沿触发电路包括第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1和第二NMOS管NM2；第一PMOS管PM1的源极与电源电压Vdd相连，栅极与时钟信号CLK相连，漏极与第一NMOS管NM1的漏极和第二NMOS管NM2的栅极均相连接；第二PMOS管PM2的源极与电源电压Vdd相连，栅极与时钟信号CLK相连，漏极与第二NMOS管NM2的漏极，第五PMOS管PM5的栅极，以及第六NMOS管NM6的栅极均相连接；第一NMOS管NM1的源极与地线Gnd相连，栅极与第一反相器INV1的输出端相连；第二NMOS管NM2的源极与地线Gnd相连；

下降沿触发电路包括第三PMOS管PM3、第四PMOS管PM4、第三NMOS管NM3和第四NMOS管NM4；第三PMOS管PM3的源极与电源电压Vdd相连，栅极与输入信号D相连，漏极与第三NMOS管NM3的漏极和第四PMOS管PM4的栅极均相连接；第四PMOS管PM4的源极与电源电压Vdd相连，漏极与第四NMOS管NM4的漏极和第二反相器INV2的输入端均相连接；第三NMOS管NM3的栅极与时钟信号CLK相连，源极与地线Gnd相连；所述第四NMOS管NM4的栅极与时钟信号CLK相连，源极与地线Gnd相连。

2.根据权利要求1所述的一种单相时钟双边沿D触发器，其特征在于，两输入与非门电路包括第五PMOS管PM5、第六PMOS管PM6、第五NMOS管NM5和第六NMOS管NM6；第五PMOS管PM5的源极与电源电压Vdd相连，栅极与第二PMOS管PM2的漏极、第二NMOS管NM2的漏极和第六NMOS管NM6的栅极均相连接，漏极与第六PMOS管PM6的漏极、第六NMOS管NM6的漏极和输出端Q均相连接；第六PMOS管PM6的源极与电源电压Vdd相连，栅极与第五NMOS管NM5的栅极和第二反相器INV2的输出端均相连接；第五NMOS管NM5的源极与地线Gnd相连，漏极与第六NMOS管NM6的源极相连。

3.根据权利要求1所述的一种单相时钟双边沿D触发器，其特征在于，第一反相器INV1的输入端与输入信号D相连，输出端与第一NMOS管NM1的栅极相连；第二反相器INV2的输入端与第四PMOS管PM4的漏极和第四NMOS管NM4的漏极均相连接，输出端与第五NMOS管NM5的栅极和第六PMOS管PM6的栅极均相连接。