[发明专利]用非电式镀覆法在封装模制体中形成导电连接迹线

说明书

提供了第一封装的半导体器件。第一封装的半导体器件包括具有第一端子的第一半导体裸片、电连接到第一端子的第一导电引线以及包封第一半导体裸片的电绝缘的第一模制化合物，所述第一模制化合物使第一导电引线的端部部分在第一模制化合物的外表面处暴露。导电迹线形成在第一模制化合物的外表面中。形成导电迹线包括激活第一模制化合物的外表面的一部分以用于非电式镀覆工艺，以及执行非电式镀覆工艺以便仅在第一模制化合物的外表面的激活部分内形成导电材料。

技术领域

本申请涉及半导体器件，特别是涉及用于将一个或两个以上封装的半导体器件电连接在一起的技术。

背景技术

诸如半导体芯片的集成电路器件通常使用引线框架和包封材料(例如模制化合物)来封装。例如，一个或两个以上半导体芯片可以物理附连并电连接到引线框架，例如，使用导电接合线。包封材料围绕半导体芯片和电连接结构形成。包封材料保护半导体芯片和电连接结构免受例如湿气、温度、外来颗粒等环境条件破坏。引线框架的引线可从包封材料的外部接近，并且在一些情况下从包封材料突出。引线的这些外部部分提供外部电端子，其允许封装的器件例如电连接到印刷电路板。

许多半导体工艺技术利用引线框架条同时封装多个半导体器件。引线框架条包括在片状导体上连续重复的多个单元引线框架，片状导体中的开口限定单元引线框架的特征。每个单元引线框架为单个封装的器件提供引线结构。一个或两个以上半导体裸片可以固定到每个单元引线框架并与每个单元引线框架电连接。单元引线框架彼此分离开以形成单独的封装的器件。在单元引线框架被分离开之前或之后，可以在引线框架上模制包封材料。

许多半导体应用的重要设计考虑因素是空间效率。在许多情况下，封装的半导体器件的可用空间受到严格限制。用于优化空间效率的技术包括芯片堆叠解决方案。然而，这些技术存在各种缺点。例如，封装体内的芯片的直接堆叠受到裸片焊盘的可用面积和半导体裸片的尺寸的限制。足够的冷却是这些封装体类型的另一个挑战，因为两个芯片中只有一个与封装体的散热部分(即裸片焊盘)直接接触。另一种解决方案涉及将两个不同的封装的半导体器件彼此堆叠。对于堆叠的封装器件，两个器件之间的电互连是显著的挑战。可以使用所谓的中介器完成两个器件之间的电连接。然而，这种中介器增加了成本、复杂性并增加了设计的总厚度。

发明内容

公开了一种形成半导体封装体的方法。根据该方法的一个实施例，提供了第一封装的半导体器件。第一封装的半导体器件包括具有第一端子的第一半导体裸片、电连接到第一端子的第一导电引线以及包封第一半导体裸片的电绝缘的第一模制化合物，所述第一模制化合物使第一导电引线的端部部分在第一模制化合物的外表面处暴露。导电迹线形成在第一模制化合物的外表面中。形成导电迹线包括激活第一模制化合物的外表面的一部分以用于非电式镀覆工艺，以及执行非电式镀覆工艺以便仅在第一模制化合物的外表面的激活部分内形成导电材料。

根据该方法的另一实施例，提供了第一封装的半导体器件。第一封装的半导体器件包括具有第一端子的第一半导体裸片、电连接到第一端子的第一导电引线以及包封第一半导体裸片的电绝缘的第一模制化合物，所述第一模制化合物使第一导电引线的端部部分在第一模制化合物的外表面处暴露。导电迹线形成在第一模制化合物的外表面中。电绝缘的第一模制化合物包括多层外部化合物，所述多层外部化合物包括：含金属离子的层、设置在含金属离子的层上的亲水层和设置在亲水层上的疏水层。

公开了一种电子电路。所述电子电路包括第一封装的半导体器件，所述第一封装的半导体器件具有包括第一端子的第一半导体裸片、电连接到第一端子的第一导电引线以及包封第一半导体裸片的电绝缘的第一模制化合物，所述第一模制化合物使第一导电引线的端部部分在第一模制化合物的外表面处暴露。导电迹线形成在第一模制化合物的外表面中。

在阅读以下详细描述和查看附图时，本领域技术人员将认识到另外的特征和优点。

附图说明