[发明专利]用非电式镀覆法在封装模制体中形成导电连接迹线

权利要求书

1.一种形成半导体封装体的方法，所述方法包括：

提供第一封装的半导体器件，所述第一封装的半导体器件包括具有第一端子的第一半导体裸片、电连接到所述第一端子的第一导电引线以及包封第一半导体裸片的电绝缘的第一模制化合物，所述第一模制化合物使第一导电引线的端部部分在第一模制化合物的外表面处暴露；和

在第一模制化合物的外表面中形成导电迹线，其中，形成导电迹线包括：

激活第一模制化合物的外表面的一部分，以用于非电式镀覆工艺；

和

执行非电式镀覆工艺，以便仅在第一模制化合物的所述外表面的激活部分内形成导电材料。

2.根据权利要求1所述的方法，其中，激活第一模制化合物的外表面的一部分包括在所述第一模制化合物的外表面中形成凹陷通道，执行非电式镀覆工艺包括将导电材料沉积在所述凹陷通道中。

3.根据权利要求2所述的方法，其中，电绝缘的第一模制化合物包括多层外部化合物，所述多层外部化合物包括：含金属离子的层、设置在含金属离子的层上的亲水层和设置在亲水层上的疏水层。

4.根据权利要求3所述的方法，其中，形成所述凹陷通道包括使用激光图案化所述疏水层，并且去除亲水层的被图案化后的疏水层暴露的部分，以便暴露含金属离子的层的图案化区域，执行非电式镀覆工艺包括将含金属离子的层的图案化区域暴露于还原剂，使得导电材料形成在凹陷通道中。

5.根据权利要求1所述的方法，其中，第一封装的半导体器件被提供而包括具有第二端子的第二半导体裸片和第二导电引线，所述第二端子电连接到第二导电引线，其中，所述第一模制化合物包封第二半导体裸片并使第二导电引线的端部部分在第一模制化合物的外表面处暴露，其中，第二半导体裸片面对并且与第一半导体裸片垂直间隔开。

6.根据权利要求5所述的方法，其中，提供所述第一封装的半导体器件包括：

提供第一电路组件，所述第一电路组件包括：第一引线框架，所述第一引线框架包括第一裸片焊盘和第一多个导电引线，所述第一导电引线包括在所述第一多个导电引线中，所述第一半导体裸片安装在所述第一裸片焊盘上；以及位于第一半导体裸片与所述第一多个导电引线之间的第一多个电连接结构；

提供第二电路组件，所述第二电路组件包括：第二引线框架，所述第二引线框架包括第二裸片焊盘和第二多个导电引线，所述第二导电引线包括在所述第二多个导电引线中，所述第二半导体裸片安装在所述第二裸片焊盘上；以及位于第二半导体裸片和所述第二多个导电引线之间的第二多个电连接结构；

将第二电路组件布置在第一电路组件之上，使得第二半导体裸片面对并且与第一半导体裸片垂直间隔开；和

在将第二电路组件布置在第一电路组件之上后在第一和第二半导体裸片之上形成第一模制化合物，使得第一和第二半导体裸片以及第一和第二半导体裸片与第一和第二多个导电引线之间的相应的电连接结构由第一模制化合物包封，并使第一和第二多个导电引线中的导电引线的端部部分在第一模制化合物的外表面处暴露。

7.根据权利要求6所述的方法，其中，在形成所述第一模制化合物之后，所述第一和第二多个导电引线中的导电引线的端部部分在第一模制化合物的相反的顶侧和底侧处暴露，其中，所述导电迹线沿着第一模制化合物的在相反的顶侧和底侧之间延伸的侧壁形成，且导电迹线在来自所述第一多个导电引线的导电引线与来自所述第二多个导电引线的导电引线之间形成直接电连接。

8.根据权利要求7所述的方法，其中，所述导电迹线在电连接到第一半导体裸片的第一端子的第一导电引线与电连接到第二半导体裸片的第二端子的第二导电引线之间形成直接电连接。

9.根据权利要求7所述的方法，其中，所述导电迹线在电连接到第一半导体裸片的第一端子的第一导电引线与所述第二多个导电引线中的第三导电引线之间形成直接电连接，所述第三导电引线与第一导电引线电断开。