[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中，形成方法包括：形成第一器件，所述第一器件的形成方法包括：提供第一基底；在所述第一基底表面形成第一层叠层和第一存储结构，所述第一存储结构贯穿第一层叠层；形成第二器件，所述第二器件的形成方法包括：提供第二基底；在所述第二基底的表面形成第二层叠层和第二存储结构，所述第二存储结构贯穿第二层叠层；使第一器件与第二器件键合，且第二层叠层表面与第一层叠层表面对应。利用所述方法能够减少半导体器件的弯曲，提高半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

快闪存储器(Flash Memory)又称闪存，闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因此成为非挥发性存储器的主流存储器。根据结构的不同，闪存分为非门闪存(NOR Flash Memory)和与非门闪存(NAND Flash Memory)。相比于非门闪存，与非门闪存能提供更高的单元密度，更高的存储密度，更快的写入和擦除速度。

随着平面型闪存的发展，半导体的生产工艺取得了巨大的进步。但是，目前平面型闪存的发展遇到了各种挑战：物理极限，如曝光技术极限、显影技术极限及存储电子密度极限等。在此背景下，为解决平面型闪存遇到的困难以及追求更低的单位存储单元的生产成本，3D(三维)闪存应运而生。

然而，由多层薄膜堆叠形成的3D闪存半导体器件，在制程工艺中，如：薄膜沉积、蚀刻、离子注入、高温退火等步骤，由于薄膜本身的应力，随着薄膜层数和薄膜厚度的增加，薄膜应力不断变强，导致半导体器件产生翘曲，使得半导体器件的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以减小半导体器件的翘曲。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：形成第一器件，所述第一器件的形成方法包括：提供第一基底；在所述第一基底的表面形成第一层叠层和第一存储结构，所述第一存储结构贯穿第一层叠层；形成第二器件，所述第二器件的形成方法包括：提供第二基底；在所述第二基底的表面形成第二层叠层和第二存储结构，所述第二存储结构贯穿所述第二层叠层；使第一器件与第二器件键合，且第二层叠层表面与第一层叠层表面对应。

可选的，所述第一层叠层包括交替堆叠的第一绝缘层和第一牺牲层；所述第二层叠层包括交替堆叠的第二绝缘层和第二牺牲栅。

可选的，所述第一存储结构包括第一存储层和位于第一存储层表面的第一沟道层；所述第二存储结构包括第二存储层和位于第二存储层表面的第二沟道层。

可选的，所述第一存储层与第二存储层对应接触，且第一沟道层与第二沟道层对应接触。

可选的，使第一器件与第二器件键合之前，还包括：在所述第一层叠层表面形成第一键合界面层；在所述第二层叠层表面形成第二键合界面层。

可选的，形成所述第一键合界面层之后，使第一器件与第二器件键合之前，形成第一存储结构；形成所述第二键合界面层之后，使第一器件与第二器件键合之前，形成第二存储结构。

可选的，使第一器件与第二器件键合的方法包括：使第一键合界面层和第二键合界面层互相接触，第一存储结构和第二存储结构互相接触。

可选的，使第一器件与第二器件键合之后，用控制栅替换所述第一牺牲层和所述第二牺牲层。

相应的，本发明还提供一种半导体器件，包括：第一器件，所述第一器件包括：第一基底；位于第一基底表面的第一层叠层和第一存储结构，所述第一存储结构贯穿第一层叠层；位于所述第一层叠层和第一存储结构表面的第二器件，所述第二器件包括：第二基底；位于所述第二基底表面的第二层叠层和第二存储结构，所述第二存储结构贯穿所述第二层叠层，所述第二存储结构与第一存储结构接触。