[发明专利]振荡器和包括该振荡器的存储器系统

权利要求书

1.一种振荡器，该振荡器包括依次联接的奇数个反相器，在这奇数个反相器中，最后一级反相器的输出信号被反馈为第一级反相器的输入信号，其中，所述反相器中的每一个包括：

第一输入信号控制单元，所述第一输入信号控制单元被配置为响应于输出信号，将所述反相器中的每一个的输入信号延迟第一延迟时间或第二延迟时间，并输出第一延迟输入信号；

第二输入信号控制单元，所述第二输入信号控制单元被配置为响应于所述输出信号，将所述输入信号延迟第三延迟时间或第四延迟时间，并输出第二延迟输入信号；以及

信号输出单元，所述信号输出单元被配置为响应于所述第一延迟输入信号和所述第二延迟输入信号而产生所述输出信号。

2.根据权利要求1所述的振荡器，其中，所述第二延迟时间大于所述第一延迟时间，并且所述第三延迟时间大于所述第四延迟时间。

3.根据权利要求2所述的振荡器，其中，所述第三延迟时间大于所述第一延迟时间，并且所述第二延迟时间大于所述第四延迟时间。

4.根据权利要求3所述的振荡器，其中，所述信号输出单元包括联接在用于电源电压的端子与输出节点之间的第一PMOS晶体管以及联接在所述输出节点与用于接地电压的端子之间的第一NMOS晶体管，所述输出信号被输出至所述输出节点，

其中，所述第一PMOS晶体管响应于所述第一延迟输入信号而导通或截止，并且所述第一NMOS晶体管响应于所述第二延迟输入信号而导通或截止。

5.根据权利要求4所述的振荡器，其中，在所述第一PMOS晶体管响应于具有所述第一延迟时间的所述第一延迟输入信号而截止之后，所述第一NMOS晶体管响应于具有所述第三延迟时间的所述第二延迟输入信号而导通。

6.根据权利要求4所述的振荡器，其中，在所述第一NMOS晶体管响应于具有所述第四延迟时间的所述第二延迟输入信号而截止之后，所述第一PMOS晶体管响应于具有所述第二延迟时间的所述第一延迟输入信号而导通。

7.根据权利要求4所述的振荡器，其中，所述第一输入信号控制单元包括电阻器和第二NMOS晶体管，所述电阻器和所述第二NMOS晶体管并联联接在所述第一PMOS晶体管的栅极与所述输入信号被输入的节点之间。

8.根据权利要求7所述的振荡器，其中，响应于所述输出信号，所述电阻器将所述输入信号延迟所述第二延迟时间，并且所述第二NMOS晶体管将所述输入信号延迟所述第一延迟时间。

9.根据权利要求4所述的振荡器，其中，所述第二输入信号控制单元包括电阻器和第二PMOS晶体管，所述电阻器和所述第二PMOS晶体管并联联接在所述输入信号被输入的节点与所述第一NMOS晶体管的栅极之间。

10.根据权利要求9所述的振荡器，其中，响应于所述输出信号，所述电阻器将所述输入信号延迟所述第三延迟时间，并且所述第二PMOS晶体管将所述输入信号延迟所述第四延迟时间。