[发明专利]堆叠式TSV结构及其制造方法

说明书

本公开涉及堆叠式TSV结构及其制造方法。一实施例提供了堆叠式TSV结构，包括：逻辑区，在所述逻辑区中形成有第一金属连线层；位于逻辑区上的像素区，在所述像素区中形成有第二金属连线层；以及穿通硅通孔，所述穿通硅通孔包括从所述第一金属连线层向上穿通所述逻辑区到达所述第二金属连线层的第一通孔，其中所述穿通硅通孔中填充形成有接触件，所述接触件接触所述第一金属连线层和所述第二金属连线层，从而使得所述第一金属连线层电连接到所述第二金属连线层。

技术领域

本公开涉及半导体领域，具体来说，涉及图像传感器领域中的堆叠式穿通硅通孔(Through Silicon Via，简称为“TSV”)结构及其制造方法。

背景技术

近年来，随着工艺的不断发展，叠片芯片封装在图像传感器(特别是背照式CMOS图像传感器(CIS))领域逐渐成为主流。其中，TSV技术通过在芯片与芯片之间、晶圆与晶圆之间实现垂直导通，实现多层芯片互连，在三维方向上增大了堆叠密度，减小了芯片的外形尺寸，改善了芯片处理速度并降低了芯片的功耗。通常，在应用TSV技术的图像传感器中，将一片逻辑晶圆(logic wafer)和一片像素晶圆(pixel wafer)键合在一起，减薄像素晶圆未与逻辑晶圆键合的一侧的表面，然后从像素晶圆的被减薄的表面利用TSV技术穿孔，使得所形成的通孔穿通像素晶圆到达逻辑晶圆的金属连线层，之后在通孔中填充金属介质，从而使得逻辑晶圆与像素晶圆的电路实现垂直互连。

然而，这种TSV技术需要在像素表面制造很深的通孔，而且通孔尺寸较大，会对像素表面造成蚀刻损伤，增加像素晶圆表面的暗电流。因此，存在对于堆叠式TSV结构进行进一步优化的需求。

发明内容

本公开的一个目的是提供一种新型的堆叠式TSV结构及其相应的制造方法。

根据本公开的第一方面，提供了一种堆叠式TSV结构，其特征在于，包括：逻辑区，在所述逻辑区中形成有第一金属连线层；位于逻辑区上的像素区，在所述像素区中形成有第二金属连线层；以及穿通硅通孔，所述穿通硅通孔包括从所述第一金属连线层向上穿通所述逻辑区到达所述第二金属连线层的第一通孔，其中所述穿通硅通孔中填充形成有接触件，所述接触件接触所述第一金属连线层和所述第二金属连线层，从而使得所述第一金属连线层电连接到所述第二金属连线层。

根据本公开的第二方面，提供了一种制造堆叠式TSV结构的方法，其包括：提供一逻辑区，在所述逻辑区中形成第一金属连线层；提供一像素区，使得所述像素区位于所述逻辑区上，并且在所述像素区中形成第二金属连线层；形成穿通硅通孔，所述穿通硅通孔包括从所述第一金属连线层向上穿通所述逻辑区到达所述第二金属连线层的第一通孔，在所述穿通硅通孔中填充接触件，所述接触件接触所述第一金属连线层和所述第二金属连线层，从而使得所述第一金属连线层电连接到所述第二金属连线层。

根据本公开的第三方面，提供了一种图像传感器，其包括如本发明所述的堆叠式TSV结构。

根据本公开的第四方面，提供了一种成像装置，其包括包含如本发明所述的堆叠式TSV结构的图像传感器。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得更为清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1示出了传统的堆叠式TSV结构的截面示意图。

图2示出了根据本公开示例性实施例的堆叠式TSV结构的截面示意图。

图3示出了根据本公开示例性实施例的堆叠式TSV结构的制造方法的流程图。