[发明专利]堆叠式TSV结构及其制造方法在审
| 申请号： | 201811328173.0 | 申请日： | 2018-11-09 |
| 公开（公告）号： | CN109461749A | 公开（公告）日： | 2019-03-12 |
| 发明（设计）人： | 马敬;钟伟明;金子贵昭 | 申请（专利权）人： | 德淮半导体有限公司 |
| 主分类号： | H01L27/146 | 分类号： | H01L27/146 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 韩晓薇 |
| 地址： | 223300 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 金属连线层 逻辑区 穿通 堆叠式 硅通孔 接触件 像素区 电连接 填充 通孔 制造 | ||
1.一种堆叠式TSV结构，其特征在于，包括：
逻辑区，在所述逻辑区中形成有第一金属连线层；
位于逻辑区上的像素区，在所述像素区中形成有第二金属连线层；以及
穿通硅通孔，所述穿通硅通孔包括从所述第一金属连线层向上穿通所述逻辑区到达所述第二金属连线层的第一通孔，其中所述穿通硅通孔中填充形成有接触件，所述接触件接触所述第一金属连线层和所述第二金属连线层，从而使得所述第一金属连线层电连接到所述第二金属连线层。
2.根据权利要求1所述的堆叠式TSV结构，其特征在于：
所述穿通硅通孔还包括穿通所述逻辑区的逻辑衬底而到达所述第一金属连线层的第二通孔。
3.根据权利要求2所述的堆叠式TSV结构，其特征在于：
所述第二通孔与所述第一通孔连通，并且所述第二通孔的直径大于或等于所述第一通孔的直径。
4.根据权利要求1所述的堆叠式TSV结构，其特征在于，还包括：
位于逻辑区与像素区之间的第一中间层，所述逻辑区与所述像素区通过所述第一中间层键合在一起。
5.根据权利要求1所述的堆叠式TSV结构，其特征在于，还包括：
载体晶圆，所述载体晶圆承载所述逻辑区和所述像素区，并通过第二中间层与所述逻辑区键合在一起。
6.根据权利要求4或5所述的堆叠式TSV结构，其特征在于：
所述第一中间层或所述第二中间层包括键合在一起的电介质层和氧化层。
7.根据权利要求6所述的堆叠式TSV结构，其特征在于：
所述电介质层包括氮化硅。
8.根据权利要求1所述的堆叠式TSV结构，其特征在于：
所述穿通硅通孔通过深硅刻蚀工艺而形成。
9.根据权利要求1所述的堆叠式TSV结构，其特征在于：
所述接触件包括铜。
10.根据权利要求1所述的堆叠式TSV结构，其特征在于：
所述第一金属连线层和所述第二金属连线层包括铜。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德淮半导体有限公司，未经德淮半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811328173.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种光学元件的封装结构及封装方法
- 下一篇：图像传感器及制造图像传感器的方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
