[发明专利]LDMOS器件及其制备方法

说明书

本发明提供一种LDMOS器件及其制备方法，该器件包括：衬底、漏极、源极、栅极及漂移区，所述漂移区包括第一漂移区及位于所述第一漂移区下面的第二漂移区，其中，所述第二漂移区的宽度小于所述第一漂移区的宽度。与现有技术相比，在掺杂浓度相同的情况下，可以有效减小未耗尽区的深度，从而增大耗尽区的面积，所以可以提高LDMOS器件的击穿电压。所以在保证与现有技术相同的耐压情况下，本发明可以通过增加漂移区的掺杂浓度，降低漂移区的正向导通电阻，从而提高LDMOS器件的性能。所以本发明有效解决了现有技术中LDMOS器件提高击穿电压和降低正向导通电阻之间的矛盾问题。

技术领域

本发明属于半导体技术领域，特别是涉及一种横向扩散金属氧化物半导体器件及其制备方法。

背景技术

在BCD(双极型晶体管-互补金属氧化物晶体管-双扩散金属氧化物晶体管)等功率集成电路中，通常包括有双扩散金属氧化物晶体管(Double-diffused Metal-Oxide-Silicon，DMOS)。DMOS具体包括纵向双扩散金属氧化物晶体管(简称“纵向晶体管”，即Vertical Double-diffused Metal Oxide Semiconductor，简称VDMOS)和横向双扩散金属氧化物晶体管(简称“横向晶体管”，即Laterally Diffused Metal Oxide Semiconductor，简称LDMOS)。LDMOS由于工作电压高、工艺简单、易于与互补金属氧化物晶体管(CMOS)及BJT(Bipolar Junction Transistor，双极晶体管)等器件在工艺上相兼容，特别是在AC/DC、DC/DC电源管理、LED驱动及马达驱动芯片中可以进行器件集成，因而被广泛使用，并被认为特别适合用于高压集成电路及功率集成电路中的高压功率器件。

LDMOS器件是整个功率集成电路的关键组成部分，其结构性能直接影响到功率集成电路的性能。衡量LDMOS性能的主要参数有导通电阻和击穿电压，导通电阻越小越好，击穿电压越大越好。而LDMOS器件中用于承担耐压的漂移区需要用低浓度掺杂，但另一方面，要降低LDMOS器件正向导通时的导通电阻，又要求作为电流通道的漂移区具有高掺杂浓度，这就形成了导通电阻和击穿电压之间的矛盾。

因此，如何提供一种LDMOS器件及其制备方法，通过提高LDMOS器件的击穿电压来提高漂移区的掺杂浓度，从而降低LDMOS器件的正向导通电阻，以解决LDMOS器件的导通电阻和击穿电压之间的矛盾，成为本领域人员亟待解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LDMOS器件及其制备方法，用于解决现有技术中LDMOS器件提高击穿电压和降低正向导通电阻之间的矛盾的问题。

为实现上述目的及其他相关目的，本发明提供一种LDMOS器件，所述LDMOS器件至少包括：

第一掺杂类型的衬底；

第二掺杂类型的漂移区，位于所述第一掺杂类型的衬底内，所述第二掺杂类型的漂移区包括第一漂移区及位于所述第一漂移区下面的第二漂移区，其中，所述第二漂移区的宽度小于所述第一漂移区的宽度，所述第二掺杂类型与所述第一掺杂类型相反；

漏极，位于所述第一漂移区内；

源极，位于所述第一掺杂类型的衬底内；

栅极结构，位于所述漏极及所述源极之间的所述第一掺杂类型的衬底表面。

可选地，所述第二漂移区沿所述第二掺杂类型的漂移区的宽度方向分割为间隔分布的至少两个子第二漂移区。

进一步地，相邻所述子第二漂移区之间的间距相等。

进一步地，各所述子第二漂移区的宽度相等。

可选地，所述第一漂移区的掺杂深度介于25μm～65μm，所述第二漂移区的掺杂深度介于5μm～25μm。