[发明专利]半导体器件结构及其制备方法

说明书

本发明提供一种半导体器件结构及其制备方法，包括：第一掺杂类型的衬底、第二掺杂类型的第一阱区、第一漏极、第一源极、第一栅氧化层、多晶硅栅极、第二栅氧化层、第二掺杂类型的衬底材料层、第二掺杂类型的第二阱区、第二漏极、第二源极及第一掺杂类型的体区。本发明的半导体器件结构在获得高耐压的前提下，可以有效降低比导通电阻，打破了现有的硅极限。

技术领域

本发明属于半导体技术领域，特别是涉及一种半导体器件结构及其制备方法。

背景技术

传统RESURF(降低表面电场)技术的LDMOS(Lateral Diffused MOSFET，横向扩散金属氧化物半导体)的主体部件均位于体硅衬底中，一般通过在第一掺杂类型的漂移区(譬如N型漂移区)注入相应的第二掺杂类型的埋层(譬如P型埋层)，通过互相耗尽来提高半导体器件结构的耐压；然而，提高耐压与降低比导通电阻(导通电阻×面积)是矛盾的，低比导通电阻要求浓度更高的第一掺杂类型的漂移区，而这些第一掺杂类型的漂移区如果不能被第二掺杂类型的区域耗尽，则耐压会大幅降低。因此，要实现耕地的比导通电阻就需要在深的第一掺杂类型的阱中引入更多更深的第二掺杂类型的埋层来耗尽浓度更高的深的第一掺杂类型的阱，然而，引入的第二掺杂类型的埋层越多，工艺越难实现。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件结构及其制备方法，用于解决现有技术中存在的上述问题。

为实现上述目的及其他相关目的，本发明提供一种半导体器件结构，所述半导体器件结构包括：

第一掺杂类型的衬底；

第二掺杂类型的第一阱区，位于所述第一掺杂类型的衬底内；

第一漏极，位于所述第二掺杂类型的第一阱区内；

第一源极，位于所述第一掺杂类型的衬底内；

第一栅氧化层，位于所述第一掺杂类型的衬底上表面；

多晶硅栅极，位于部分所述第一栅氧化层的上表面；

第二栅氧化层，位于所述多晶硅栅极的上表面及部分所述第一栅氧化层的上表面；

第二掺杂类型的衬底材料层，位于所述第二栅氧化层的上表面；

第二掺杂类型的第二阱区，位于所述第二掺杂类型的衬底材料层内；

第二漏极，位于所述第二掺杂类型的衬底材料层内，且位于所述第二掺杂类型的第二阱区的一侧；所述第二漏极与所述第一漏极短接；

第二源极，位于所述第二掺杂类型的衬底材料层内，且位于所述第二掺杂类型的第二阱区背离所述第二漏极的一侧；所述第二源极与所述第一源极短接；

第一掺杂类型的体区，位于所述第二掺杂类型的衬底材料层内，且位于所述第二源极与所述第二掺杂类型的第二阱区之间。

作为本发明的半导体器件结构的一种优选方案，所述半导体器件结构还包括场氧化层，位于所述第一掺杂类型的衬底表面，且位于所述第一掺杂类型的衬底与所述第一栅氧化层之间。

作为本发明的半导体器件结构的一种优选方案，所述半导体器件结构还包括：

第一掺杂类型的阱区，位于所述第一掺杂类型的衬底内；所述第一源极位于所述第一掺杂类型的阱区内；

第一掺杂类型的重掺杂区域，位于所述第一掺杂类型的阱区内，且与所述第一源极相短接。

作为本发明的半导体器件结构的一种优选方案，所述半导体器件结构还包括；

介质层，位于所述第二掺杂类型的衬底材料层的上表面及裸露的所述场氧化层的上表面；