[发明专利]逻辑门假信号建模的方法

说明书

本发明提供了一种用于逻辑门假信号建模的方法，获得来自所述逻辑门的具有假信号宽度的输入假信号。当所述假信号宽度大于或等于第一阈值宽度时，通过第一缩放因子缩放所述假信号宽度。当所述假信号宽度小于所述第一阈值宽度以及大于或等于第二阈值宽度时，通过第二缩放因子缩放所述假信号宽度。为所述逻辑门提供具有所述缩放的假信号宽度的输入假信号。所述缩放的假信号宽度大于0。所述第一阈值宽度大于所述第二阈值宽度，以及所述第二缩放因子小于所述第一缩放因子。

技术领域

本发明涉及逻辑门的假信号(glitch)建模方法，以及更具体地涉及在逻辑仿真(logic simulation)中使用假信号定标器(scaler)的假信号建模方法。

背景技术

在集成电路(integrated circuit，IC)设计中，功率与其他设计指标(如性能、硅面积(silicon area)以及进程)一样，具有相当的权重。市场需要以低功耗进行高速计算来延长移动设备中的电池寿命。但即使对非电池供电的产品，功率仍然是电路稳定性、封装成本以及散热方案的关键考虑因素。因此，功率已成为所有硅设计(silicon design)的共同约束。

如今，硅前估计(pre-silicon estimate)依赖于功率仿真(power simulation)工具，电路仿真(circuit simulation)可以在进行硅测量时提供最精确的结果，但是运行时间以及能力不能再支持SoC(片上系统)的复杂性。目前，实际的解决方案是利用逻辑仿真/估计工具与功率计算器一起来获得功率估计的合理运行时间以及质量结果。

基于这些设计，假信号功率会造成硅前功率估计与硅后测量(post-siliconmeasurement)之间显著的功率失配，这是因为功率仿真工具消耗了由逻辑仿真器生成的波形以用于功率计算。

因此，需要用逻辑仿真器精确地对假信号的模拟行为进行建模的方法。

发明内容

本发明旨在提供一种对假信号衰减效应建模的方法，以避免硅前仿真与硅后测量之间的功率失配。

本发明提供了逻辑门假信号建模方法的实施例。获得来自所述逻辑门的具有假信号宽度的输入假信号。当所述假信号宽度大于或等于第一阈值宽度时，通过第一缩放因子缩放所述假信号宽度。当所述假信号宽度小于所述第一阈值宽度并且大于或等于第二阈值宽度时，通过第二缩放因子缩放所述假信号宽度。为所述逻辑门提供具有所述缩放的假信号宽度的输出假信号，其中所述缩放的假信号宽度大于0，其中所述第一阈值宽度大于所述第二阈值宽度，以及所述第二缩放因子小于所述第一缩放因子。

此外，本发明提供了逻辑门假信号建模方法的另一实施例。获得来自所述逻辑门的输入端的假信号，当所述假信号的假信号宽度大于或等于第一阈值宽度时，完全传播所述假信号到所述逻辑门的输出端；当所述假信号的所述假信号宽度小于第二阈值宽度时，在所述逻辑门的所述输出端滤出所述假信号；当所述假信号的所述假信号宽度小于所述第一阈值宽度以及大于或等于所述第二阈值宽度，在所述逻辑门的所述输出端减少所述假信号。

本发明还提供了逻辑门假信号建模方法的另一实施例。将具有多个可变脉冲宽度的信号输入到多级链(multiple-stage chain)中，所述多级链由根据第一组假信号参数耦合到链中的多个逻辑门形成，以致在所述多级链上执行逻辑仿真，其中所述多个逻辑门是相同的单元，以及所述可变脉冲宽度是不同的。在所述多级链的所述多个逻辑门的每一级的输出端获得对应于所述第一组假信号参数的第一切换(toggle)计数；根据所述多级链中所述逻辑门的所述多个第一切换计数获得第一切换计数结果；当所述第一切换计数结果接近于目标切换计数时，使用所述第一组假信号参数在集成电路的所述逻辑门上执行逻辑仿真。

基于本发明之方法，通过对假信号传播中的假信号衰减效应建模，可以实现更准确的假信号功率精度以及更好的功率相关性，同时能够扩展变量以实现更好的电路精度。

将参考附图在后续实施例中给出细节描述。