[发明专利]逻辑门假信号建模的方法

权利要求书

1.一种用于逻辑门假信号建模的方法，其特征在于，包括：

获得来自所述逻辑门的具有假信号宽度的输入假信号；

当所述假信号宽度大于或等于第一阈值宽度时，通过第一缩放因子缩放所述假信号宽度；

当所述假信号宽度小于所述第一阈值宽度并且大于或等于第二阈值宽度时，通过第二缩放因子缩放所述假信号宽度；以及

为所述逻辑门提供具有所述缩放的假信号宽度的输出假信号；

其中所述缩放的假信号宽度大于0；

其中所述第一阈值宽度大于所述第二阈值宽度，以及所述第二缩放因子小于所述第一缩放因子。

2.如权利要求1所述的用于逻辑门假信号建模的方法，其特征在于，进一步包括：

当所述假信号宽度小于所述第二阈值宽度时，通过第三缩放因子缩放所述假信号宽度；

其中所述第三缩放因子小于所述第二缩放因子。

3.如权利要求2所述的用于逻辑门假信号建模的方法，其特征在于，所述第三缩放因子等于0。

4.如权利要求1所述的用于逻辑门假信号建模的方法，其特征在于，所述第二阈值宽度等于所述逻辑门的单元延时。

5.一种用于逻辑门假信号建模的方法，其特征在于，包括：

获得来自所述逻辑门的输入端的假信号；

当所述假信号的假信号宽度大于或等于第一阈值宽度时，完全传播所述假信号到所述逻辑门的输出端；

当所述假信号的所述假信号宽度小于第二阈值宽度时，在所述逻辑门的所述输出端滤出所述假信号；以及

当所述假信号的所述假信号宽度小于所述第一阈值宽度以及大于或等于所述第二阈值宽度，在所述逻辑门的所述输出端减少所述假信号。

6.如权利要求5所述的用于逻辑门假信号建模的方法，其特征在于，当所述假信号宽度小于所述第一阈值宽度以及大于或等于所述第二阈值宽度时，在所述逻辑门的所述输出端减少所述假信号进一步包括：

通过缩放因子缩放所述假信号宽度。

7.如权利要求6所述的用于逻辑门假信号建模的方法，其特征在于，所述缩放因子小于1以及大于0。

8.如权利要求5所述的用于逻辑门假信号建模的方法，其特征在于，所述第二阈值宽度等于所述逻辑门的单元延时。

9.一种用于逻辑门假信号建模的方法，其特征在于，包括：

将具有多个可变脉冲宽度的信号输入到多级链中，所述多级链由根据第一组假信号参数耦合到链中的多个逻辑门形成，以便在所述多级链上执行逻辑仿真，其中所述多个逻辑门是完全相同的单元，以及所述可变脉冲宽度是不同的；

在所述多级链的所述多个逻辑门的每一级的输出端获得对应于所述第一组假信号参数的第一切换计数；

根据所述多级链中所述多个逻辑门的所述多个第一切换计数获得第一切换计数结果；以及

当所述第一切换计数结果接近于目标切换计数时，使用所述第一组假信号参数在集成电路的所述多个逻辑门上执行逻辑仿真。

10.如权利要求9所述的用于逻辑门假信号建模的方法，其特征在于，进一步包括：

响应于所述信号在所述多级链上执行电路仿真，以致在所述多级链的所述多个逻辑门的每一级的所述输出端获得目标切换计数；以及

根据所述多级链中所述多个逻辑门的所述目标切换计数获得目标总切换计数。

11.如权利要求9所述的用于逻辑门假信号建模的方法，其特征在于，进一步包括：

当所述多级链的特定级中的所述逻辑门的所述第一切换计数接近于所述多级链的所述特定级中的所述目标切换计数，使用所述第一组假信号参数在所述集成电路的所述多个逻辑门上执行所述逻辑仿真。