[发明专利]一种M-BUS中继器

说明书

本发明公开了一种M‑BUS中继器，所述第一信号处理电路的输入端与所述上级设备相连，所述第二信号处理电路的输出端与所述下级设备相连；所述第二信号处理电路的输入端与所述下级设备相连，所述第二信号处理电路的输出端与所述上级设备相连。第一信号处理电路通过施密特逻辑门电路对信号进行传输，逻辑电路不降低数据传输的速率，在第二信号处理电路的配合下，上级设备对下级设备的传输信号进行屏蔽，保证中继器只进行单向数据传输，同时屏蔽了其他干扰信号，信号从下级设备向上级设备传输时具有相同效果；中继器的电路结构简单，传输速率较快。

技术领域

本发明涉及通讯领域，尤其涉及一种M-BUS中继器。

背景技术

目前在M-BUS传输技术领域，基于M-BUS总线传输的特性，转发设备均是利用单片机接收上级设备发送端发送的数据，判别数据内容后，再转发下级设备的数据。

作为转发设备，为了屏蔽信号干扰，需要频繁的开关主机侧和从机侧的发送和接收端口，以保障数据通讯时没有干扰，该系列动作一般利用单片机和软件配合实现。但单片机和软件的使用存在几方面的问题：一、必须预先知道主机(上级设备)和从机(下级设备)的通讯协议，了解两个设备何时“发送完毕”和“接收完毕”，便于判别何时转换发送和接收状态，如果两边协议不同，则需要进行协议识别和转换，额外增加工作，非常影响转发器的通用性，而对于协议保密的场合则更不能使用软件转发，以防止泄密；

二、数据通讯速度受限制，利用单片机转发数据，有两种方式，其一是逐个字节转发，单片机必须判别是否存在数据丢失，CRC校验错误之类的故障，转发容易，但判别数据完整性较为困难；其二是整个数据包转发，先暂存在单片机里，待识别完毕后再转发出去，这样则速度大受影响，如果中间有多级转发器，则速度成倍下降，严重影响转发器的实用性；

三、数据安全性存在风险，在通讯数据需要加密的场合，有时会利用数据发送的时序或发送间隔时间作为密匙参数，由于中间的软件识别和转发环节，会导致这些参数发生变化，导致不可解密或者加密失效。

发明内容

本发明所要解决的技术问题是：提供一种硬件结构简单、通信速度较快的M-BUS中继器。

为了解决上述技术问题，本发明采用的技术方案为：一种M-BUS中继器，所述中继器连接在上级设备与下级设备之间，包括第一信号处理电路和第二信号处理电路；

所述第一信号处理电路包括第一与非门、第一反相器、第二反相器、第一电阻、第一施密特与非门和第一电容，所述上级设备的TXD端通过所述第一反相器与所述第一与非门的输入端相连，所述上级设备的RXD端依次通过第一电阻、第一施密特与非门和所述第二反相器与所述第一与非门的另一输入端相连，所述第一与非门的输出端与所述下级设备的RX端相连，所述第一施密特与非门的另一输入端通过所述第一电容接地，所述第一二极管与所述第一电阻并联且所述第一二极管的负极与所述上级设备的TXD端相连；

所述第二信号处理电路包括第二与非门、第三反相器、第四反相器、第二电阻、第二施密特与非门和第二电容，所述下级设备的TX端通过所述第三反相器与所述第二与非门的输入端相连，所述下级设备的RX端依次通过第二电阻、第二施密与非门和所述第四反相器与所述第二与非门的另一输入端相连，所述第二与非门的输出端与所述上级设备的RXD端相连，所述第二施密特与非门的另一输入端通过第二电容接地，所述第二二极管与所述第二电阻并联且所述第二二极管的负极与所述下级设备的RX端相连。

进一步的，所述上级设备的TXD端输出高电平间歇期为所述第一电容的充电时间常数的1/10；所述下级设备的TX端输出高电平间歇期所述第二电容的充电常数的1/10。

进一步的，所述第一电容电容的充电时间常数为4.16毫秒，所述第一电阻的阻值为50千欧，所述第一电容的阻值为0.1微法；所述第二电容电容的充电时间常数为4.16毫秒，所述第二电阻的阻值为50千欧，所述第二电容的阻值为0.1微法。