[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；图形化基底，形成衬底以及位于衬底上多个分立的鳍部，用于形成器件的鳍部为器件鳍部，剩余鳍部为伪鳍部；在鳍部露出的衬底上形成隔离膜，隔离膜露出鳍部顶部；形成隔离膜后，刻蚀伪鳍部，在隔离膜内形成第一开口；在第一开口内填充介电材料层，形成隔离鳍部；形成隔离鳍部后，对隔离膜进行刻蚀处理，刻蚀后的隔离膜作为隔离层；形成隔离层后，形成横跨器件鳍部的栅极结构以及位于栅极结构两侧器件鳍部内的源漏掺杂层。本发明实施例通过隔离鳍部，能够提高隔离层的厚度均一性、降低器件鳍部发生弯曲或倾斜的概率，隔离鳍部还有利于避免相邻器件的源漏掺杂层发生短接的问题。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

当摩尔定律继续向前延伸的脚步不可逆转的时候，自对准双重图形化技术(Self-Aligned Double Patterning，SADP)和自对准四重图形化技术(Self-Aligned QuadruplePatterning，SQDP)被运用于FinFET的形成工艺中，后鳍切方法(Fin cut last)也是FinFET形成工艺中不可或缺的工艺步骤。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体器件的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；图形化所述基底，形成衬底以及位于所述衬底上多个分立的鳍部，用于形成器件的鳍部为器件鳍部，剩余鳍部为伪鳍部；在所述鳍部露出的衬底上形成隔离膜，所述隔离膜露出所述鳍部的顶部；形成所述隔离膜后，刻蚀所述伪鳍部，在所述隔离膜内形成第一开口；在所述第一开口内填充介电材料层，形成隔离鳍部；形成所述隔离鳍部后，对所述隔离膜进行刻蚀处理，刻蚀后的隔离膜作为隔离层；形成所述隔离层后，形成横跨所述器件鳍部的栅极结构以及位于所述栅极结构两侧器件鳍部内的源漏掺杂层。

可选的，提供基底的步骤包括：提供第一Si层、位于第一Si层上的第一SiGe层以及位于所述第一SiGe层上的第二Si层，所述第二Si层提供的拉伸应力大于第一Si层提供的拉伸应力；图形化所述基底的步骤包括：依次刻蚀所述第二Si层以及第一SiGe层，形成衬底以及位于所述衬底上分立的鳍部。

可选的，所述基底包括：用于形成NMOS晶体管的第一区域以及用于形成PMOS晶体管的第二区域；形成所述隔离膜后，在所述隔离膜内形成第一开口之前，所述形成方法还包括：去除所述第二区域器件鳍部的第二Si层，在所述隔离膜内形成第二开口；在所述第二开口内填充第二SiGe层，所述第二SiGe层中Ge的摩尔体积百分比大于所述第一SiGe层中Ge的摩尔体积百分比。

可选的，所述伪鳍部位于所述第一区域和第二区域之间。