[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底；

图形化所述基底，形成衬底以及位于所述衬底上多个分立的鳍部，用于形成器件的鳍部为器件鳍部，剩余鳍部为伪鳍部；

在所述鳍部露出的衬底上形成隔离膜，所述隔离膜露出所述鳍部的顶部；

形成所述隔离膜后，刻蚀所述伪鳍部，在所述隔离膜内形成第一开口；

在所述第一开口内填充介电材料层，形成隔离鳍部；

形成所述隔离鳍部后，对所述隔离膜进行刻蚀处理，刻蚀后的隔离膜作为隔离层；

形成所述隔离层后，形成横跨所述器件鳍部的栅极结构以及位于所述栅极结构两侧器件鳍部内的源漏掺杂层。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤包括：提供第一Si层、位于第一Si层上的第一SiGe层以及位于所述第一SiGe层上的第二Si层，所述第二Si层提供的拉伸应力大于第一Si层提供的拉伸应力；

图形化所述基底的步骤包括：依次刻蚀所述第二Si层以及第一SiGe层，形成衬底以及位于所述衬底上分立的鳍部。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述基底包括：用于形成NMOS晶体管的第一区域以及用于形成PMOS晶体管的第二区域；

形成所述隔离膜后，在所述隔离膜内形成第一开口之前，所述形成方法还包括：去除所述第二区域器件鳍部的第二Si层，在所述隔离膜内形成第二开口；

在所述第二开口内填充第二SiGe层，所述第二SiGe层中Ge的摩尔体积百分比大于所述第一SiGe层中Ge的摩尔体积百分比。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述伪鳍部位于所述第一区域和第二区域之间。

5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一SiGe层中Ge的摩尔体积百分比为10％至30％，所述第二SiGe层中Ge的摩尔体积百分比为20％至100％。

6.如权利要求3所述的半导体结构的形成方法，其特征在于，采用外延生长工艺，在所述第二开口内填充第二SiGe层。

7.如权利要求2所述的半导体结构的形成方法，其特征在于，刻蚀所述伪鳍部的步骤中，去除所述伪鳍部中的第二Si层，形成所述第一开口。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介电材料层的材料为氮化硅、氮氧化硅或碳化硅。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺和湿法刻蚀工艺中的一种或两种，刻蚀所述伪鳍部，在所述隔离膜内形成第一开口。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离鳍部的步骤中，所述隔离鳍部顶部与所述器件鳍部顶部齐平。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺或原子层沉积工艺，在所述第一开口内填充介电材料层。

12.一种半导体结构，其特征在于，包括：

基底，包括衬底以及位于所述衬底上多个分立的鳍部，所述鳍部包括：用于形成器件的器件鳍部以及用于起到隔离作用的隔离鳍部；其中，所述衬底包括第一Si层，所述器件鳍部包括位于衬底上的第一SiGe层和位于第一SiGe层上的第二Si层，所述第二Si层提供的拉伸应力大于第一Si层提供的拉伸应力；所述隔离鳍部包括位于衬底上的第一SiGe层以及位于第一SiGe层上的介电材料层；

隔离层，位于所述鳍部露出的衬底上；

横跨所述器件鳍部的栅极结构，所述栅极结构覆盖所述器件鳍部的部分顶部和部分侧壁；

源漏掺杂层，位于所述栅极结构两侧的器件鳍部内。