[发明专利]一种基于FPGA的图像压缩控制器

说明书

本发明公开了一种基于FPGA的图像压缩控制器，包括：数字信号处理器接口模块(1)、时钟生成模块(2)、寄存器配置模块(3)、图像压缩芯片初始化模块(4)、原始数据发送模块(5)以及压缩数据接收模块(6)。数字信号处理器接口模块(1)实现与数字信号处理器通讯，时钟生成模块(2)为数字信号处理器接口模块提供工作时钟，寄存器配置模块(3)确定数字信号处理器接口模块工作模式，图像压缩芯片初始化模块(4)使压缩芯片进入图像压缩状态、原始数据发送模块(5)将图像数据发送给图像压缩芯片，压缩数据接收模块(6)接收压缩芯片发送的压缩数据。本发明提高了图像压缩效率和可靠性。

技术领域

本发明涉及一种一种图像压缩控制器，特别是一种基于FPGA的图像压缩控制器。

背景技术

随着空间技术的发展,特别是太空军事技术的发展，遥感成像传感器的空间分辨率飞速提高，空间遥感图像的数据量也因此呈几何级数增加。对信息数据的存储和传输提出了更高的要求，也给现有的有限带宽以严峻的考验，特别是具有庞大数据量的数字图像通信，更难以传输和存储，图像的大数据量与传输带宽的矛盾越来越突出，这已成为制约空间遥感图像分辨率提高的瓶颈.为满足遥感图像数据的空间传输和存储要求,对高分辨率遥感图像产生的数据进行实时压缩势在必行。

以往图像压缩是通过数字信号处理器通过软件算法实现图像压缩，图像压缩耗时较长，且图像压缩比、压缩方法单一，在图像实时压缩和传输方面具有很大的局限性和不足。

随着图像压缩技术的发展，出现了很多专用图像压缩芯片，如AD公司推出的JPEG2000专用压缩巧片ADV212。该芯片具有实时性好，操作灵活，速度快、可靠性高、压缩比可以灵活调整等优点，很好地解决了无线传输带宽较小与原始图像数据较大之间的矛盾。基于FPGA的图像压缩控制器能够根据使用环境、场景对配置寄存器参数进行更改实现，提高基于FPGA的图像压缩控制器图像压缩效率和适应性的同时降低了使用难度。

发明内容

本发明目的在于提供一种基于FPGA的图像压缩控制器，解决数字信号处理器DSP与图像压缩芯片之间的硬件信号不匹配问题。

一种基于FPGA的图像压缩控制器，包括:数字信号处理器接口模块、时钟生成模块、寄存器配置模块、图像压缩芯片初始化模块、原始数据发送模块以及压缩数据接收模块。时钟生成模块时钟信号输出端分别与数字信号处理接口模块时钟输入端、寄存器配置模块时钟输入端、图像压缩芯片初始化模块时钟输入端、原始数据发送模块时钟输入端和压缩数据接收模块时钟输入端连接；数字信号处理器接口模块数据输入输出端与寄存器配置模块数据输入输出端连接；寄存器配置模块初始化信号输出端与图像压缩芯片初始化模块输入端连接；寄存器配置模块图像输出端与原始数据发送模块图像输入端连接；压缩数据接收模块压缩数据输出端与寄存器配置模块图像输入端连接。

数字信号处理器接口模块功能：实现图像压缩控制器与数字信号处理器DSP数据总线、地址总线及控制总线的硬件连接，接收数字信号处理器发送的配置参数、命令、数据，并放入寄存器配置模块相应寄存器中。

时钟生成模块的功能为：为图像压缩芯片ADV212提供基础时钟，确保ADV212工作正常。同时，为各模块提供时钟，保证其他模块与图像压缩芯片工作速率匹配。

寄存器配置模块的功能为：接收并存放由数字信号处理器DSP发送的配置参数、命令、数据，同时将配置参数及命令传送给图像压缩芯片初始化模块，实现对压缩芯片ADV212的初始化配置工作。记录图像压缩芯片ADV212芯片初始化情况，压缩数据接收情况，并传送给数字信号处理器DSP。

图像压缩芯片初始化模块的功能为：接收由寄存器配置模块传送过来的配置参数、命令，产生并输出图像压缩芯片ADV212的硬件时序信号，对ADV212进行初始化配置。监测ADV212芯片发送的初始化完毕信号，并告知寄存器配置模块初始化情况。