[发明专利]一种通孔结构及其制备方法、三维存储器

说明书

本发明公开了一种通孔结构及其制备方法、三维存储器。所述通孔结构的制备方法包括以下步骤：提供基底结构，所述基底结构包括第一材料层；刻蚀所述第一材料层，形成第一通孔；在所述第一通孔的上开口的侧壁处形成侧壁层；在所述第一材料层上沉积第二材料层；刻蚀所述第二材料层，形成第二通孔；所述第二通孔的下开口侧壁沿径向向内的方向凸出于所述第一通孔的上开口侧壁。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种通孔结构及其制备方法、三维存储器。

背景技术

半导体器件的沟道通孔是沉积沟道层的重要区域，沟道通孔的形成形状与结构对后续沉积的沟道层的性能有着重要影响。

随着技术发展，半导体器件的结构不断更新变化，传统的沟道通孔结构以及其形成工艺逐渐无法满足新型器件的功能需求。例如，对于三维存储器件，随着对高存储密度的需求增加，器件的叠层层数越来越多；三维存储器件的沟道通孔通常需要对叠层进行刻蚀，直至暴露衬底结构而形成；在这种情况下，增多的叠层层数对沟道通孔的刻蚀工艺产生了更高的要求和挑战。为了应对这一问题，本领域提出了使用双通孔叠加工艺制完成半导体器件沟道通孔的方法；即先完成下通孔，再沉积上叠层并刻蚀形成上通孔，上下通孔共同形成沟道通孔。

然而，这种双通孔叠加的方法和结构虽然解决了刻蚀深度增加导致的刻蚀困难，但由于每次刻蚀得到的通孔上下开口关键尺寸(CD，Critical Dimension)大小不一致，导致上下通孔接触位置会有明显凹凸结构，因此给后续栅极叠层、沟道层等膜层沉积过程造成了不利影响。后续在沟道通孔内沉积膜层时，容易出现在凸出位置膜层厚度过薄，而凹进位置膜层太厚的情况；并且，凸出位置的尖角结构也容易造成电荷集中，最终影响器件的稳定性。

因此，本领域现阶段亟需一种通孔结构及其制备方法，以改善通孔叠加结构中上下通孔接触位置处的衔接情况，提高器件的稳定性。

发明内容

有鉴于此，本发明的主要目的在于提供一种通孔结构及其制备方法、三维存储器。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种通孔结构的制备方法，所述方法包括以下步骤：

提供基底结构，所述基底结构包括第一材料层；

刻蚀所述第一材料层，形成第一通孔；

在所述第一通孔的上开口的侧壁处形成侧壁层；

在所述第一材料层上沉积第二材料层；

刻蚀所述第二材料层，形成第二通孔；所述第二通孔的下开口侧壁沿径向向内的方向凸出于所述第一通孔的上开口侧壁。

上述方案中，所述侧壁层在所述第一通孔的径向向内的方向上未凸出于第二通孔的下开口侧壁。

上述方案中，所述侧壁层的内壁与所述第二通孔的下开口内壁对齐。

上述方案中，所述侧壁层的厚度沿所述第一通孔的轴向从顶部到底部逐渐减小。

上述方案中，所述第一通孔、第二通孔的剖面均为倒梯形。

上述方案中，所述第一通孔、第二通孔共同构成三维存储器的沟道通孔；

所述第一材料层、第二材料层均包括若干层交替堆叠的NO叠层。

上述方案中，所述侧壁层的材料为介质材料。

上述方案中，所述侧壁层的材料包括SiO₂或者Al₂O₃。

上述方案中，所述侧壁层的材料中掺杂有锗元素。

上述方案中，所述侧壁层采用化学气相沉积工艺形成。