[发明专利]用于尖峰神经网络的可重配置的神经突触核

说明书

本申请公开了用于尖峰神经网络的可重配置的神经突触核。在一个实施例中，处理器包括：第一神经突触核，包括第一电路，用于：响应于由配置参数指定的第一值，将第一神经突触核配置为神经元核；以及响应于由配置参数指定的第二值，将第一神经突触核配置为突触核。

技术领域

本公开一般涉及计算机开发领域，并且更具体地涉及尖峰神经网络。

背景技术

神经网络可以包括在构造生物大脑之后松散地建模的一组神经元，生物大脑包括通过突触连接的神经元的大的集群。在神经网络中，神经元通过链路连接到其他神经元，链路可能对连接的神经元的激活状态有兴奋或抑制作用。神经元可利用其输入的值来执行功能以更新神经元的膜电位。当超过与神经元相关联的阈值时，神经元可以将尖峰信号传播到连接的神经元。可以训练或以其他方式调整神经网络以执行各种数据处理任务，诸如计算机视觉任务、语音识别任务、数据分类任务或其他合适的计算任务。

附图说明

图1示出了根据某些实施例的包括可以实现神经网络的芯片上网络(NoC)系统的处理器的框图；

图2示出了根据某些实施例的神经网络的示例部分；

图3A示出了根据某些实施例的包括可重配置的神经突触核块的系统的神经形态处理器；

图3B示出了根据某些实施例的包括可重配置的神经突触核块的系统的第二神经形态处理器；

图4示出了具有可重配置的神经突触核的神经突触核块；

图5示出了根据某些实施例的以重突触模式配置的神经突触核块；

图6示出了根据某些实施例的以重神经元模式配置的神经突触核块；

图7A示出了根据某些实施例的用于配置神经突触核的流程；

图7B示出了根据某些实施例的用于配置神经突触核的流程；

图8A是示出根据某些实施例的示例性有序流水线以及示例性寄存器重命名、乱序发布/执行流水线的框图；

图8B是示出根据某些实施例的要被包括在处理器中的有序架构核的示例性实施例和示例性寄存器重命名、乱序发布/执行架构核两者的框图；

图9A-9B示出根据某些实施例的更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块(潜在地包括相同类型和/或不同类型的其他核)中的一个逻辑块；

图10是根据某些实施例的可具有超过一个的核、可具有集成存储器控制器、以及可具有集成图形器件的处理器的框图；

图11、12、13和14是根据某些实施例的示例性计算机架构的框图；以及

图15是根据某些实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。

各个附图中相同的参考数字和标记表示相同的元件。

具体实施方式

在以下描述中，阐明了众多具体细节，诸如具体类型的处理器和系统配置、具体硬件结构、具体架构和微架构细节、具体寄存器配置、具体指令类型、具体系统组件、具体测量/高度、具体处理器流水线阶段和操作等的示例，以提供对本公开的透彻理解。然而，对本领域普通技术人员将显而易见的是，不一定要采用这些具体细节来实施本公开。在其他实例中，未详细描述公知的组件或方法，以避免不必要地使本公开模糊，公知的组件或方法诸如，特定和替代的处理器架构、用于所描述算法的特定逻辑电路/代码、特定的固件代码、特定的互连操作、特定的逻辑配置、特定的制造技术和材料、特定的编译器实现、代码中算法的特定表达、特定的掉电和功率门控技术/逻辑以及计算机系统的其他特定的操作细节。