[发明专利]双面扇出型系统级封装结构

说明书

本发明关于一双面扇出型系统级封装结构，包含一第一重布线层、一第二重布线层与设置在该第一及第二重布线层之间的一芯片及一芯片组；其中该芯片电性连接该第一重布线层并形成有硅穿孔，该第二重布线层电性连接至该芯片的硅穿孔与该芯片组，该芯片组可通过该第二重布线层及硅穿孔与该芯片及第一重布线电性连接；如此，该芯片及芯片组之间的电性连接即可不必通过堆叠设置或使用硅中介板或其他封装载板，进而能有效减低封装结构的高度；此外，包覆该芯片及芯片组的封胶层使得第一重布线层与第二重布线层相互隔离，可有效避免芯片及芯片组的高速信号彼此相互干扰。

技术领域

本发明关于一种系统封装结构，尤指一种双面扇出型系统级封装结构。

背景技术

随着电子装置需要储存及处理的数据量愈来愈大，其要求相关电子元件规格提升、数量也随之增加，且必须设置在有限的空间内；为符合此要求，一种系统级封装(Systemin Package，SiP)结构被提出，将相关功能的芯片整合于单一封装结构，该系统级封装结构包含有以下数种形式。

请参阅图3所示，为一种堆叠式封装结构50(Package on Package；PoP)，于一下重布线层51上电性连接有一逻辑芯片52，接着以第一封胶体53包覆该逻辑芯片52；之后，于该第一封胶体53及该逻辑芯片52上形成一上重布线层54，将至少一储存芯片55打线电性连接在该上重布线层54的金属接点541，再以第二封胶体56包覆该储存芯片55；其中该上、下重布线层54、51之间通过金属柱57相互电性连接；若因应更大储存空间需求，如图4所示，则进一步于该储存芯片55上再叠设其它储存芯片55，惟该堆叠式封装结构50’的高度会增加。

请参阅图5所示，为一种多芯片封装结构60(Multi-Chip Package；MCP)，将一逻辑芯片61及至少一储存芯片组62电性连接在一硅中介板63上，由于该硅中介板63的相邻外接垫631间距过小，通常会进一步电性连接至一封装用载板64上，该封装用载板64的相邻外接垫641的间距即符合电子元件的相邻外接垫的间距；如此，即可将该逻辑芯片61及该至少一储存芯片组62同时封装成单一电子元件。

上述无论是堆叠式封装结构或多芯片封装结构的高度都较高，对于轻薄电子装置来说，电子元件设置空间的高度仍有限制，故而有必要进一步提出改良。

发明内容

有鉴于前述多芯片封装结构的高度过高，本发明的主要发明目的在于提供一种薄化的双面扇出型多芯片封装结构。

欲达上述目的所使用的主要技术手段为使该双面扇出型多芯片封装结构包含有：

一第一重布线层，于一第一介电本体内形成有多个第一连接线，该第一介电本体的一侧形成有多个内接点，另一相对侧形成有多个外接垫，并通过该些第一连接线与该些内接点电性连接；

一芯片，包含一第一有源面及一相对该第一有源面的一第一背面，该第一有源面包含有多个接点；其中该些接点分别电性连接于该第一重布线层的对应内接点，且该芯片形成有多个第一硅穿孔，各该第一硅穿孔的第一端与对应的该接点电性连接，而各该第一硅穿孔的第二端外露于该第一背面；

至少一芯片组，各该芯片组包含有一第二有源面及一相对该第二有源面的一第二背面，该第二背面固定于该第一重布线层上；

一封胶层，形成于该第一重布线层上并包覆该芯片及各该芯片组；其中该芯片的各该第一硅穿孔的第二端及各该芯片组的第二有源面外露于该封胶层；以及

一第二重布线层，共同形成于该封胶层、该芯片的第一背面及各该芯片组的第二有源面上，以与该芯片的各该第一硅穿孔的第二端及各该芯片组的第二有源面电性连接。