[发明专利]半导体结构和用于形成半导体器件的方法

说明书

本发明实施例涉及半导体结构，半导体结构包括具有顶面的衬底以及形成在衬底的顶面上的第一和第二器件。半导体结构也包括形成在衬底中以及第一和第二器件之间的深隔离结构。深隔离结构包括形成在顶面处并且具有顶部宽度的顶部部分以及具有大于顶部宽度的底部宽度的底面。本发明实施例涉及用于半导体器件中的噪声隔离的结构和方法。

技术领域

本发明实施例涉及用于半导体器件中的噪声隔离的结构和方法。

背景技术

半导体集成电路(IC)工业已经经历了指数型增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代IC都比上一代IC具有更小且更复杂的电路。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(例如，可以使用制造工艺产生的最小组件或线)已经减小。按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。

发明内容

根据本发明的一些实施例，提供了一种半导体结构，包括：衬底，具有顶面；第一器件和第二器件，形成在所述衬底的顶面上；以及深隔离结构，形成在所述衬底中以及所述第一器件和所述第二器件之间，其中，所述深隔离结构包括：顶部部分，形成在所述顶面处并且具有顶部宽度；和底面，具有大于所述顶部宽度的底部宽度。

根据本发明的另一些实施例，还提供了一种半导体结构，包括：衬底；第一介电层，形成在所述衬底上；第二介电层，形成在所述第一介电层上；第一半导体器件和第二半导体器件，形成在器件层上；以及多个隔离结构，形成在所述衬底和所述第一介电层和所述第二介电层中，其中，每个隔离结构均包括：顶部宽度，在所述第二介电层的顶面处测量；和底部宽度，在所述隔离结构的底面处测量，其中，所述顶部宽度小于所述底部宽度。

根据本发明的另一些实施例，还提供了一种用于形成半导体器件的方法，所述方法包括：提供衬底；在所述衬底上形成第一器件和第二器件；在所述衬底中以及所述第一器件和所述第二器件之间蚀刻深沟槽，其中，所述深沟槽的顶部开口窄于所述深沟槽的底面；以及在所述第一器件和所述第二器件之间以及在所述深沟槽中沉积介电材料。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的示出和讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的具有隔离结构的FinFET器件的等轴视图。

图2是根据一些实施例的在形成深隔离沟槽之后的半导体结构的截面图。

图3是根据一些实施例的在沉积介电层并且在深隔离沟槽中形成气穴之后的半导体结构的截面图。

图4是根据一些实施例的深隔离结构的截面图。

图5是根据一些实施例的形成深隔离结构的示例性方法的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。