[发明专利]基于自适应原模图LDPC码的NAND闪存控制系统在审
| 申请号： | 201811219435.X | 申请日： | 2018-10-19 |
| 公开（公告）号： | CN109491829A | 公开（公告）日： | 2019-03-19 |
| 发明（设计）人： | 陈平平;陈嘉栎;谢肇鹏;欧建辉 | 申请（专利权）人： | 福州大学 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10 |
| 代理公司： | 福州元创专利商标代理有限公司 35100 | 代理人： | 蔡学俊 |
| 地址： | 350108 福建省福州市闽*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 次数记录 译码器 擦写 主存储系统 控制器 编码器 输出端 闪存 基础矩阵 控制系统 状态信号 原模图 自适应 送入 空间资源 数据输出接口 数据输入接口 输入端连接 使用寿命 输出结果 输入端 译码 存储 节约 | ||
1.一种基于自适应原模图LDPC码的NAND闪存控制系统，其特征在于，包括NAND闪存的主存储系统控制器、擦写次数记录模块、自适应多码率LDPC码编码器、自适应多码率LDPC码译码器；所述擦写次数记录模块的输入端连接NAND闪存的主存储系统控制器，擦写次数记录模块的输出端分别连接自适应多码率LDPC码编码器和自适应多码率LDPC码译码器；所述NAND闪存的主存储系统控制器的数据输入接口连接所述自适应多码率LDPC码编码器的输出端，NAND闪存的主存储系统控制器的数据输出接口与所述自适应多码率LDPC码译码器的输入端相连；所述自适应多码率LDPC码编码器根据擦写次数记录模块所送入的状态信号，内部选用不同的基础矩阵进行编码并送到输出端；所述自适应多码率LDPC码译码器根据擦写次数记录模块送入的状态信号选择相对应的基础矩阵进行译码并输出结果。
2.根据权利要求1所述的基于自适应原模图LDPC码的NAND闪存控制系统，其特征在于，所述自适应多码率LDPC码编码器、自适应多码率LDPC码译码器采用的LDPC码为原模图LDPC码。
3.根据权利要求1所述的基于自适应原模图LDPC码的NAND闪存控制系统，其特征在于，所述自适应多码率LDPC码编码器、自适应多码率LDPC码译码器采用的基础矩阵是基于P-EXIT分析设计。
4.根据权利要求1或3所述的基于自适应原模图LDPC码的NAND闪存控制系统，其特征在于，所述自适应多码率LDPC码编码器、自适应多码率LDPC码译码器按照系统所需最低码率的基础矩阵所对应的校验矩阵在硬件上实现；系统随着使用次数的增加，使用时间的积累，自适应多码率LDPC码编码器、自适应多码率LDPC码译码器内的校验矩阵逐渐从高码率向低码率扩展，校验矩阵不断填充增加，即校验比特增加，逐步降低码率。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州大学，未经福州大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811219435.X/1.html，转载请声明来源钻瓜专利网。
