[发明专利]三相位单轨预充电逻辑装置

说明书

本发明涉及信息安全领域、抗功耗攻击领域，为防止攻击者通过放慢时钟获得放电阶段的功耗差异，从而使得防护失效。同时该种逻辑单元可以使得单元的功耗在每个求值周期内都是相同的，消除不同输入信号下的功耗差异，使得攻击者不能通过DPA攻击获取密钥。为此，本发明采取的技术方案是，三相位单轨预充电逻辑装置，包括PMOS晶体管P1，NMOS晶体管N1，NMOS晶体管N2，NMOS晶体管N3，NMOS晶体管N4以及起到电荷存储作用的NMOS晶体管C1。本发明主要应用于集成电路设计制造场合。

技术领域

本发明涉及信息安全领域、抗功耗攻击领域。具体讲,涉及三相位单轨预充电逻辑装置。

背景技术

当今社会，以智能卡(Smart Card)、USB钥匙(USB Key)等为代表的密码设备正广泛应用于电信、金融、付费电视等重要领域，成为这些应用的关键组件，因此，它们的安全至关重要。尽管密码设备的嵌入性使得攻击者无法直接获取密码芯片中的密钥信息，但由于大多数密码芯片都是由CMOS电路构成的，在这一类电路中，电路在工作时会泄露一定的功耗，电磁等侧信道信息，攻击者利用差分功耗分析(Differential Power Analysis,DPA)技术分析密钥数据与功耗信息之间的相关性，并通过数理统计的方式分析即可获得密钥。

抵抗DPA攻击的基本思想是消除密码芯片工作时电流与内部数据之间的相关性。其中，由于电路级防护更加关注实现密码芯片的底层电路结构而非密码算法本身，因而更加通用。电路级防护通常通过设计新型逻辑单元来实现，其主要设计思想为双轨预充电逻辑和三阶段工作模式。利用双轨预充电逻辑实现的单元主要包括敏感放大器逻辑(SenseAmplifier Based Logic,SABL)，行波动态差分逻辑(Wave Dynamic Differential Logic,WDDL)，基于延时的双轨预充电逻辑DDPL(Delay-Based Dual-Rail Pre-charge Logic)和基于查找表的差分逻辑LBDL(LUT Based Differential Logic)；利用三阶段工作模式实现的逻辑单元有三阶段双轨预充电逻辑TDPL(Three-phase Dual-rail Pre-charge Logic)和三阶段单轨预充电逻辑TSPL(Three-phase Single-rail Pre-charge Logic)。其中TSPL采用预充电，求值，放电三阶段工作模式，避免了输出负载不匹配对单元防护性能的影响，使得逻辑单元在每一个求值周期内的功耗与输入信号没有相关性，从而有着优秀的抵抗DPA攻击的能力。虽然在每一个求值周期内，逻辑单元的内部节点都会经历一次充电和放电操作，但是由于输入信号的不同，内部节点会分别在求值阶段和放电阶段进行两次放电操作，因而当时钟被放慢后，在不同输入下的放电差异会被检测出来，因而TSPL存在防护失效的风险。

参考文献

1.Bucci M,Giancane L,Luzzi R,et al.Three-phase dual-rail pre-chargelogic[C]//International Conference on Cryptographic Hardware and EmbeddedSystems.Springer-Verlag,2006:232-241.

2.Akkaya N E C,Erbagci B,Carley R,et al.A DPA-resistant self-timedthree-phase dual-rail pre-charge logic family[C]//IEEE InternationalSymposium on Hardware Oriented Security and Trust.IEEE,2015:112-117.

3.Hassoune I,Mace F,Flandre D,et al.Dynamic differential self-timedlogic families for robust and low-power security ICs[J].Integration the VlsiJournal,2007,40(3):355-364.