[发明专利]系统封装结构及其静电放电防护结构

说明书

本发明公开一种系统封装(system in package；SiP)结构及其静电放电防护结构。静电放电防护结构包括重分布层以及第一晶体管阵列。重分布层具有第一电极以及第二电极。第一晶体管阵列耦接至至少一集成电路的引脚端、第一电极以及第二电极。第一晶体管阵列具有多个晶体管，晶体管中的多个第一晶体管相互并联耦接，晶体管中的多个第二晶体管相互并联耦接。第一晶体管以及第二晶体管用以被导通以宣泄静电放电电流。

技术领域

本发明涉及一种系统封装(system in package；SiP)结构及其静电放电防护结构。

背景技术

随着电子科技的进步，现今的电子装置常通过配置多个集成电路，来执行多种不同的功能。而为减少集成电路布局所需要的面积，且简化集成电路间的布线复杂度，系统封装成为一种受欢迎的选择。

在现有技术的系统封装中，系统封装中所包括的多个集成电路，在加工及制造过程中，可能储存一定程度的静电电荷。这些静电电荷在当集成电路被封装至系统封装时，则会被宣泄至重分布层(Redistribution Layer,RDL) 中，并可能造成集成电路或重分布层中线路发生损毁的现象。

发明内容

本发明的目的在于提供一种系统封装结构及其静电放电防护结构，可有效提升静电放电防护的能力。

为达上述目的，本发明的静电放电防护结构包括重分布层以及第一晶体管阵列。重分布层耦接至至少一集成电路，重分布层具有第一电极以及第二电极。第一晶体管阵列耦接至至少一集成电路的引脚端、第一电极以及第二电极。第一晶体管阵列具有多个晶体管，晶体管中的多个第一晶体管相互并联耦接，晶体管中的多个第二晶体管相互并联耦接。第一晶体管以及第二晶体管用以被导通以宣泄静电放电电流。

本发明的系统封装结构包括至少一集成电路以及如上所述的静电放电防护结构。静电放电防护结构耦接至少一集成电路的引脚端，并用以宣泄引脚端上发生的静电放电电流。

基于上述，本发明提供由多个晶体管并联耦接而成的晶体管阵列。使晶体管阵列耦接至集成电路的引脚端，并耦接至重分布层所提供的第一电极以及第二电极。在当静电放电现象发生时，晶体管阵列中的多个晶体管可以快速被导通，并使静电放电电流被快速的宣泄至第一电极或第二电极，有效进行静电放电防护，并保护集成电路不致被损毁。

为让本发明能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1为本发明一实施例的系统封装结构的剖面结构示意图；

图2为本发明实施例中，晶体管阵列的等效电路示意图；

图3为本发明实施例的静电放电防护结构的俯视示意图；

图4A至图4D为本发明实施例的晶体管阵列不同实施方式的示意图；

图5为本发明实施例的静电放电防护结构的另一实施方式的示意图；

图6A以及图6B为本发明实施例的晶体管阵列的实施方式的示意图；

图6C以及图6D分别为图6A实施方式中依据剖面线A-A’绘示的剖面结构的不同实施方式的示意图；

图7为本发明的静电放电防护结构另一实施例的俯视示意图；

图8为本发明一实施例的系统封装结构的示意图；

图9为本发明实施例的系统封装结构的俯视示意图；

图10A以及图10B绘示本发明不同实施例的系统封装结构的剖面结构示意图。

符号说明

100、800、900、1000、1100：系统封装结构