[发明专利]一种低电阻抗辐照VDMOS芯片的制造方法

说明书

本发明公开了一种低电阻抗辐照VDMOS芯片的制造方法，该低电阻抗辐照VDMOS芯片的制造方法的具体步骤为：步骤一：材料的选择和清洗：选取N型硅外延片，并对N型硅外延片进行清洗，N型硅外延片为N⁺区；步骤二：缓冲层和N^‑区的形成：先在N型硅外延片表面积淀一层半导体缓冲层，再在半导体缓冲层上积淀一层多晶硅，即N^‑区；步骤三：在N^‑区的顶部左右两侧刻蚀掉相应位置的多晶硅，形成P基区，再分别在每个P基区中采用离子注入和推阱工艺形成N⁺区和P⁺区，且同时在形成N⁺区和P⁺区同时参杂形成若干个分压环；步骤四：三层结构栅的形成；步骤五：晶片的形成，本发明结构设计合理，提高VDMOS芯片的抗辐照性能和减弱单粒子烧毁效应。

技术领域

本发明涉及VDMOS芯片技术领域，尤其涉及一种低电阻抗辐照VDMOS芯片的制造方法。

背景技术

作为功率开关，VDMOS器件以其高开关速度、高耐压、低导通电阻、宽安全工作区以及很好的热稳定性等特点，广泛地应用于开关电源、汽车电子、马达驱动、节能灯等功率集成系统中，因此VDMOS在电力电子的应用中占有举足轻重的作用，对VDMOS器件的五里特性及电学特性研究与建模有着重要的学术意义和实际应用价值。VDMOS器件在核辐照和空间辐照环境中大量应用，对其辐照效应的研究和辐照环境下的电学特性研究、建模以及应用有着重要的意义。

工作在空间系统中的电子器件，还会受到空间中大量的带电粒子及宇宙射线的影响，引发单粒子烧毁效应(SEB)，使器件的参数及性能发生退化或失效。且传统的低电阻抗辐照VDMOS芯片的制造方法制造出的VDMOS芯片抗辐照性能较差，为此，我们提出了一种低电阻抗辐照VDMOS芯片的制造方法。

发明内容

本发明提供了一种低电阻抗辐照VDMOS芯片的制造方法，目的在于在提高VDMOS芯片的抗辐照性能和减弱单粒子烧毁效应。

为实现上述技术目的，达到上述技术效果，本发明是通过以下技术方案实现：

一种低电阻抗辐照VDMOS芯片的制造方法，该低电阻抗辐照VDMOS芯片的制造方法的具体步骤为：

步骤一：材料的选择和清洗：选取N型硅外延片，并对N型硅外延片进行清洗，N型硅外延片为N⁺区；

步骤二：缓冲层和N^-区的形成：先在N型硅外延片表面积淀一层半导体缓冲层，再在半导体缓冲层上积淀一层多晶硅，即N^-区；

步骤三：重参杂N⁺区和P⁺的形成：在N^-区的顶部左右两侧刻蚀掉相应位置的多晶硅，形成P基区，再分别在每个P基区中采用离子注入和推阱工艺形成重参杂N⁺区和P⁺区，且同时在形成重参杂N⁺区和P⁺区同时参杂形成若干个分压环；

步骤四：三层结构栅的形成：在完成步骤三后，在形成的器件顶部先用氮化栅氧化层工艺在600-1000℃条件下制备N₂O氮化栅氧化层，再用氢氧合成氧化法在600-1000℃条件下制备的N₂O氮化栅氧化层上制备氢氧合成栅氧化层，最后用氮化栅氧化层工艺在600-1000条件下在氢氧合成栅氧化层上制备N₂O氮化栅氧化层，三层结构栅备完成后，在800℃和N₂气氛下退火30min；

步骤五：晶片的形成：在硅片正面淀积金属形成源电极，在硅片背面淀积金属形成漏电极，完成芯片制造，并在芯片周围套接隔离保护环。