[发明专利]一种低电阻抗辐照VDMOS芯片的制造方法在审
| 申请号： | 201811202517.3 | 申请日： | 2018-10-16 |
| 公开（公告）号： | CN109559992A | 公开（公告）日： | 2019-04-02 |
| 发明（设计）人： | 朱勤辉;张林;赵星 | 申请（专利权）人： | 江苏万邦微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L29/06;H01L29/423;H01L29/51 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 210023 江苏省南京市玄武*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 辐照 低电 阻抗 半导体缓冲层 多晶硅 基区 清洗 制造 抗辐照性能 三层结构 左右两侧 单粒子 分压环 缓冲层 晶片 刻蚀 离子 烧毁 | ||
1.一种低电阻抗辐照VDMOS芯片的制造方法，其特征在于：该低电阻抗辐照VDMOS芯片的制造方法的具体步骤为：
步骤一：材料的选择和清洗：选取N型硅外延片，并对N型硅外延片进行清洗，N型硅外延片为N+区；
步骤二：缓冲层和N-区的形成：先在N型硅外延片表面积淀一层半导体缓冲层，再在半导体缓冲层上积淀一层多晶硅，即N-区；
步骤三：重参杂N+区和P+的形成：在N-区的顶部左右两侧刻蚀掉相应位置的多晶硅，形成P基区，再分别在每个P基区中采用离子注入和推阱工艺形成重参杂N+区和P+区，且同时在形成重参杂N+区和P+区同时参杂形成若干个分压环；
步骤四：三层结构栅的形成：在完成步骤三后，在形成的器件顶部先用氮化栅氧化层工艺在600-1000℃条件下制备N2O氮化栅氧化层，再用氢氧合成氧化法在600-1000℃条件下制备的N2O氮化栅氧化层上制备氢氧合成栅氧化层，最后用氮化栅氧化层工艺在600-1000条件下在氢氧合成栅氧化层上制备N2O氮化栅氧化层，三层结构栅备完成后，在800℃和N2气氛下退火30min；
步骤五：晶片的形成：在硅片正面淀积金属形成源电极，在硅片背面淀积金属形成漏电极，完成芯片制造，并在芯片周围套接隔离保护。
2.根据权利要求1所述的低电阻抗辐照VDMOS芯片的制造方法，其特征在于：所述步骤一中，N型硅外延片的清洗液为HF溶液，通过HF溶液清洗硅片表面，去除硅片表面的氧化层。
3.根据权利要求1所述的低电阻抗辐照VDMOS芯片的制造方法，其特征在于：所述步骤四中，第一层的氮化栅氧化层、氢氧合成栅氧化层和第二层氮化栅氧化层的厚度依次增加。
4.根据权利要求1所述的低电阻抗辐照VDMOS芯片的制造方法，其特征在于：所述步骤三中，分压环对称分布在P+区与三层结构栅连接处，且分压环为2-4对。
5.根据权利要求1所述的低电阻抗辐照VDMOS芯片的制造方法，其特征在于：所述步骤三中，P+区参杂浓度为1019cm-3。
6.根据权利要求1所述的低电阻抗辐照VDMOS芯片的制造方法，其特征在于：所述步骤一中，N+区参杂浓度为1020cm-3。
7.根据权利要求1所述的低电阻抗辐照VDMOS芯片的制造方法，其特征在于：所述步骤二中，半导体缓冲层为N型半导体材料，且半导体缓冲层的参杂浓度为4.0×1017cm-3。
8.根据权利要求1所述的低电阻抗辐照VDMOS芯片的制造方法，其特征在于：所述步骤二中，半导体缓冲层的厚度为4μm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏万邦微电子有限公司，未经江苏万邦微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811202517.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
