[发明专利]半导体器件及其制造方法及包括该器件的电子设备

说明书

公开了一种半导体器件及其制造方法及包括该器件的电子设备。根据实施例，半导体器件可以包括：衬底；依次叠置在衬底上且彼此邻接的第一源/漏层、沟道层和第二源/漏层，围绕沟道层的外周形成有栅堆叠；其中，在第一源/漏层和第二源/漏层的至少一个中形成有至少一个界面结构，所述界面结构的两侧的导带能级不同和/或价带能级不同。

技术领域

本申请涉及半导体领域，具体地，涉及竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

背景技术

水平型半导体器件(例如金属氧化物半导体场效应晶体管(MOSFET))被广泛用于各种电子设备中。在水平型MOSFET中，晶体管的源极、栅极和漏极沿大致平行于衬底的顶部表面的方向布置，但这种布置型式导致其水平方向的器件面积不易进一步缩小，因而影响了电子设备的集成度，增加了进一步降低制造成本的困难。

为解决上述问题，开始采用竖直型器件。在竖直型MOSFET中，晶体管的源极、栅极和漏极沿大致垂直于衬底的顶部表面的方向布置，因而竖直型器件更容易缩小。但对于竖直型器件，一方面，如果采用多晶的沟道材料，则将大大增加沟道电阻，从而难以堆叠多个竖直型器件，因为这会导致过高的电阻。另一方面，如果采用单晶的沟道材料，则存在栅长和栅与源漏相对位置难于控制等的问题。半导体器件的结构设计、材料使用及制造精度直接影响其开启和关断电流，从而对其性能(例如半导体器件的功耗)造成影响。

发明内容

有鉴于此，本申请的目的至少部分地在于提供一种能够对半导体器件的功耗和漏电流进行控制的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

根据本申请的第一方面，提供了一种半导体器件，包括：衬底；依次叠置在衬底上且彼此邻接的第一源/漏层、沟道层和第二源/漏层，围绕所述沟道层的外周形成有栅堆叠；其中，在所述第一源/漏层和所述第二源/漏层的至少一个中形成有至少一个界面结构，所述界面结构的两侧的导带能级不同和/或价带能级不同。

根据本申请的第二方面，提供了一种制造半导体器件的方法，在衬底上形成第一源/漏层；在所述第一源/漏层上形成沟道层；在所述沟道层上形成第二源/漏层；在所述第一源/漏层、所述沟道层和所述第二源/漏层中限定所述半导体器件的有源区；以及围绕所述沟道层的外周形成栅堆叠；其中，在形成所述第一源/漏层和形成所述第二源/漏层的过程中还包括在所述第一源/漏层和所述第二源/漏层的至少一个中形成至少一个界面结构，所述界面结构的两侧的导带能级不同和/或价带能级不同。

根据本申请的第三方面，提供了一种电子设备，包括由上述半导体器件形成的集成电路。

根据本申请的实施例，在半导体器件的第一源/漏层和第二源/漏层的至少一个中形成至少一个界面结构，使得界面结构的两侧的导带能级不同和/或价带能级不同，或使得位于该半导体界面的两侧的半导体层的导带能级(或价带能级)之间的差值大于或等于设定的阈值，从而可以有效地降低半导体器件的漏电流，改善半导体器件的性能。进一步地，在半导体器件中提供了通过外延生长而形成的栅堆叠，该栅叠层围绕沟道层的外周且嵌入到沟道层上的第一凹入中，且该栅叠层的底部表面或顶部表面的至少一部分分别和与沟道层相接触的第一源/漏层的顶部表面和第二源/漏层的底部表面的一部分大致共面，从而能够很好地控制栅长，并实现栅叠层与源/漏层的自对准，优化器件的开关性能。另外，由于在第一源/漏层和第二源/漏层的外周上还形成有向内凹入的第二凹入，因此当栅堆叠嵌入第一凹入中时，其同时通过在第二凹入中填充的隔离介质而与第一源/漏层和第二源/漏层隔离，因而减少或甚至避免与源/漏区的交迭，有助于降低栅与源/漏之间的寄生电容。

附图说明

通过以下参照附图对本申请实施例的描述，本申请的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至图3示出了根据本申请实施例的半导体器件的结构示意图；

图4至图12示出了根据本申请实施例的制造半导体器件的流程的示意图。