[发明专利]具有浮置基极的硅控整流器

说明书

本发明公开了一种具有浮置基极的硅控整流器和一种利用该具有浮置基极的硅控整流器所形成的侧向二极管结构，该具有浮置基极的硅控整流器至少包括一第一导电型层、一形成于第一导电型层中的第二导电型阱型区、一形成于第二导电型阱型区中的第一导电型重掺杂区以及一形成于第一导电型层中的第二导电型重掺杂区。其中，第一导电型重掺杂区电性耦接第一节点，第二导电型重掺杂区电性耦接第二节点，且第一导电型与第二导电型相异。当第一导电型为N型时，第二导电型为P型。反之，当第一导电型为P型时，第二导电型为N型。藉由本发明的设计，此种具有浮置基极的硅控整流器，其电性特征表现如一正向二极管，并可具有较低的输入电容。

技术领域

本发明有关于一种硅控整流器，特别是其基极为浮置的硅控整流器。

背景技术

随着现今科技的快速发展，集成电路(integrated circuit，IC)已被广泛地应用于各类电子元件中。然而，在这些电子元件于测试、组装、以及操作过程中，常会遭遇到静电放电(Electro Static discharge，ESD)的问题，进而对其内部的集成电路造成相当的损伤及威胁。一般而言，请参考图1A所示，其为现有技术对核心电路进行静电防护的示意图，如图1A所示，静电防护元件12为本领域在设计集成电路的布局时相当重要的存在，其可用以防止一被保护元件24免于遭受静电放电事件，举例来说，此类被保护元件24例如可为易被静电放电事件所破坏的核心电路。

在现有技术中，现有资料已有许多相关的文献，皆有公开硅控整流器(siliconcontrolled rectifier，SCR)为一种相当常见可用以进行静电防护的元件，举例来说，包括：美国专利US 6,172,403公开「一种以浮置基极的晶体管驱动的静电防护电路(Anelectrostatic discharge protection circuit triggered by a transistor having afloating base)」，美国专利US 7,834,378公开「一种以电源偏压控制的硅控整流器(A SCRcontrolled by the power bias)」，以及美国专利US 9,130,010公开「抗闩锁的硅控整流器装置(latch-up robust SCR-based devices)」。上述这些现有专利的设计目的皆旨在解决这些当静电放电事件发生时，作为其防护元件的硅控整流器的闩锁(latch-up)问题。

然而，审视这些现有专利后可以发现，这些现有技术所公开的电路，其静电放电路径都由一输入输出接脚(I/O pin)导至一低电压准位(Vss)。除此之外，这些专利中所使用到的硅控整流器，其基极通常会被耦接至一特定准位，例如Vss，换句话说，在此情况下，其基极不为浮置。如此一来，在互补式金属氧化物半导体的芯片电路布局中，其常见的闩锁效应无法有效地被抑制，同时，其输入电容亦会维持相当地高。

综上，考虑到现有技术存在的诸多缺失，本案发明人有感于上述缺失的可改善，且依据多年来从事此方面的相关经验，悉心观察且研究的，并配合学理的运用，而提出一种设计新颖且有效改善上述缺失的本发明，其公开一种创新的硅控整流器结构，其具体的架构及实施方式将详述于下。

发明内容

为解决现有技术存在的问题，本发明的一目的在于提出一种创新的具有浮置基极的硅控整流器(floating base silicon controlled rectifier)。藉由本发明的设计，其可适于次微米互补式金氧半晶体管的超大规模集成电路(submicron CMOS VLSI)技术中，有效连接于VDD至Vss间的箝位电路的全芯片静电防护设计(whole-chip ESD)，并且同时降低其输入电容值。